集成电路设计仿真与验证技术 实验报告

题	目:	sram 与 cpu 接口仿真验证
		•
学	院:	电子工程学院
系	部:	微电子学系
专	业:	集成电路设计与集成系统
		电路 2101
		赵祖康(05219038)
指导教		三宵
10 1 20	∟ / 'I' •	1,1,1,1

一、实验目的

通过本次实验,验证 sram 与 cpu 接口的正确性实验要求:

硬件平台: vivado 仿真器

二、 实验原理

通过实现 cpu 外设外接 sram 存储器,实现 add , load , store 三种自定义指令并验证相关接口时序的正确性

三、 实验过程

实现 cpu 的解码模块,译码出寄存器读端口 sram 读写使能等相关信号

```
`include "interface.sv"
nodule decoder (arb_if.decoder io);
    logic [1:0] opcode2;
   assign opcode2 = io.ins[31:30];
   assign io.add = ~opcode2[0] & ~opcode2[1];
   assign io.load = opcode2[0] & ~opcode2[1];
   assign io.store = ~opcode2[0] & opcode2[1];
   logic Imodel;
   assign Imodel = io.ins[29];
logic [4:0]test;
assign test = io.ins[29:25];
    assign io.rs1 = {5{io.add }} & io.ins[29:25] |
                    {5{io.store}} & io.ins[20:16] & {5{~Imodel}};
    assign io.rs2 = {5{io.add }} & io.ins[24:20];
    assign io.rd = ({5{io.add }} & io.ins[19:15]) |
                   ({5{io.load }} & io.ins[20:16]) |
                    ({5{io.store }} & 5'b00000);
    assign io.AWsram = {32{io.store }} & io.ins[28:21];
    assign io.ARsram = {32{io.load }} & {32{~Imodel}} & io.ins[28:21];
    assign io.imodel = Imodel;
   assign io.PrfWen = io.load | io.add;
endmodule
```

实现 monior 模块,在标准的处理器验证中,应该是当指令顺序提交退休后才进行 monitor 的监控以及 check,在此处采用便捷方案(利用计数器控制每条指令存在的生命周期),在当条指令存在的周期内进行检查

```
module monitor(arb_if.monitor io);
   reg [9:0] cnt =0;
   always_ff @(posedge io.clk) begin : counnter
    always_ff @(posedge io.clk ) begin : MonitorCheck
       if(cnt>='d6 && cnt<='d12)begin
            if(io.rs1=='d1 && io.rs2 == 'd2 && io.rd == 'd3)begin
               $display("add pass");
           else assert (0);
       if(cnt>'d12 && cnt<='d15)begin
            if(io.sram_raddr == 'd15)begin
               $display("loadR pass");
           else assert (0);
       if(cnt>'d17 && cnt<='d20)begin
            if(io.rd == 'd5)begin
               $display("loadI pass");
            else assert (0);
       if(cnt>'d21 && cnt<='d26)begin
            if(io.sram_waddr == 'd10 && io.sram_wr && io.rs1 == 'd5)begin
               $display("storeR pass");
            else assert (0);
       if(cnt>'d27 && cnt<='d70)begin
            if(io.sram_waddr == 'd11 && io.sram_wr_data == 'd10 && io.sram_wr)begin
               $display("storeI pass");
            else assert (0);
endmodule
```


CPU 顶层模块,主要例化了 monitor 和 prf 两个模块,以及一个加法器构成这个简单的自定义 cpu

```
output [31:0] sramRaddr, sramWaddr,
         output sramWen,
         output [31:0] sramWdata,
input [31:0] sramRdata,
         input clk,
         input rstn,
         input [31:0] ins
     logic [31:0] WPrfData;
    logic [31:0] rdata_1, rdata_2;
logic [31:0] SRAM_Rdata;
logic [31:0] SRAM_Wdata;
19
    arb if arb if inst(clk);
    assign arb_if_inst.ins = ins;
    assign arb_if_inst.rstn = rstn;
    assign arb_if_inst.sramRdata = sramRdata;
    decoder decoder_U(
     .io(arb_if_inst)
    regfile u_regfile(
        .clk ( clk
.rstn ( rstn
.Wadd ( arb_if_inst.rd
         .Wdata ( WPrfData
         .isWreg ( arb_if_inst.PrfWen),
         .Radd1 ( arb_if_inst.rs1 ),
         .Rdata1 ( rdata_1
         .Radd2 ( arb_if_inst.rs2 ),
.Rdata2 ( rdata_2 )
    logic [31:0] aADDb;
    assign aADDb = rdata_1 + rdata_2;
    assign WPrfData = ({32{arb_if_inst.imodel}} & {{24{1'b0}}, ins[28:21]} & {32{arb_if_inst.load}}) |
                         ({32{~arb_if_inst.imodel}} & sramRdata & {32{arb_if_inst.load}}) |
                         (aADDb & {32{arb_if_inst.add}});
    assign SRAM_Wdata = {32{arb_if_inst.imodel}} & {32{arb_if_inst.store}} & {{24{1'b0}}}, ins[20:13]};
    assign sramRaddr = arb_if_inst.ARsram;
    assign sramWaddr = arb_if_inst.AWsram;
    assign sramWen = arb_if_inst.store;
    assign sramWdata = SRAM_Wdata;
    arb_if monitor_io(clk);
    assign monitor_io.sram_wr_data = sramWdata;
assign monitor_io.sram_raddr = sramRaddr;
    assign monitor_io.sram_waddr = sramWaddr;
    assign monitor_io.sram_wr = sramWen;
    assign monitor_io.rs1 = arb_if_inst.rs1;
    assign monitor_io.rs2 = arb_if_inst.rs2;
    assign monitor_io.rd = arb_if_inst.rd;
    monitor monitor_U(
     .io(monitor_io)
);
endmodule
```

顶层测试模块,通过 task 封装好五条自定义指令,并利用 "人"充当 ref 进行正确性计算并将结果置于 monitor 中进行 监测

```
task inst_add(output [31:0] sramRdata_t, output [31:0] ins_t);
 sramRdata_t = 32'b1;
ins_t = 32'b00
           task inst_load_R(output [31:0] sramRdata_t, output [31:0] ins_t);
  sramRdata_t = 'b1000;
           = 32'b01_0_00001111_00100_0000_0000_0000; // load x4 (Addr15) data='d8;
task inst_load_I(output [31:0] sramRdata_t, output [31:0] ins_t);
  sramRdata_t = 'b1000;
            = 32'b01_1_00001111_00101_0000_0000_0000; // load x5 data='d15;
task inst_store_R(output [31:0] sramRdata_t, output [31:0] ins_t);
            = 32'b10_0_00001010_00101_0000_0000_0000; // store x5 (addr = 'd10);
endtask
task inst_store_I(output [31:0] sramRdata_t, output [31:0] ins_t);
           inst_add(sramRdata, ins);
   inst_load_R(sramRdata, ins);
  inst_load_I(sramRdata, ins);
  inst_store_R(sramRdata, ins);
   inst_store_I(sramRdata, ins);
```

最后的结果如图所示,全部 pass



四、 实验总结

此次进行 sram 和 cpu 接口时序仿真验证实验中,信号量较为冗杂,使用 sv 的 interface 机制可以很好管理端口,面向对象进行验证,同时完善的基础设施 使得验证平台的设计变得高效简单,收获颇丰。