

### Atelier « Introduction à Vivado »

# Formation au développement d'un projet de circuit programmable pour FPGA avec

Xilinx® Vivado® design suite

©2018-2023 tous droits réservés Département de génie électrique et de génie informatique

Préparé par Daniel Dalle, Réjean Fontaine, Sébastien Roy, Marc-André Tétrault

# Aperçu général du travail proposé

#### Objectif de l'atelier:

- Créer et gérer un dossier de projet Vivado,
- Créer un nouveau circuit et modifier un circuit existant\* par l'ajout d'une composante,
- Réaliser des tests par simulation,
- Implémenter des circuits sur une carte ZYBO,



Source: Zybo Z7 Board Reference Manual, rev B, Digilent

- Réaliser des tests de validation sur la carte Zybo pour les deux circuits
- (\*) L'atelier sera fait en 2 étapes: « circuit\_1 » et « circuit\_2 » Voir les références à la fin de cette présentation.
- Cet atelier requiert une connaissance préliminaire minimale du logiciel Vivado® et de la conception de circuits logiques élémentaires.




### Ressources matérielles

Circuit FPGA ZYNQ-7000 de XILINX®, carte <u>Digilent</u>® <u>ZYBO Z7-10</u> avec circuit xc7z010clg400-1

Communication et alimentation

par un port USB

Connecteurs Pmods



### Note

• Les figures montrent Vivado 2018.2.2, mais l'interface de Vivado 2020.2 est identique.

# Étapes de la partie 1 « circuit\_1.vhd »

- Créer un nouveau dossier de projet Vivado
- Insérer des fichiers de contraintes
- Créer un fichier de conception (design source) : « circuit\_1.vhd »
- Coder l'entité « half adder » en VHDL selon le modèle décrit
- Simuler une entité sans recours à un « test bench » en utilisant des signaux forcés sur les entrées
- Faire analyse RTL, générer un schéma
- Générer le fichier « bitstream » de configuration
- Utiliser le « hardware manager » avec la carte Zybo-Z7-10
- Programmer le circuit
- Faire un test physique sur la carte




# Étapes de la partie 2 « circuit\_2.vhd »

- Insérer des fichiers « circuit\_2.vhd » dans la hiérarchie
- Définir l'association du fichier de contraintes requis
- Explorer et vérifier l'arborescence du circuit (« top-module »)
- Analyse RTL et schéma avant d'intégrer la composante compteur\_simple
- Intégrer la composante compteur\_simple dans le code VHDL
- Faire l'analyse RTL du circuit complet
- Insérer (ou créer) un code de « test bench »
- Simuler le circuit
- Générer le fichier de configuration « bitstream »
- Programmer et tester sur la carte
- Archiver le dossier de projet Vivado




# Créer un nouveau dossier de projet Vivado

Choisir un emplacement pour le dossier, par exemple : « C:\travail » choisi pour illustrer la démarche




Créer un projet ...


# Créer un nouveau dossier de projet Vivado




# Créer un nouveau dossier de projet Vivado





# Créer un nouveau dossier de projet Vivado Vérification





# Créer un nouveau dossier de projet Vivado Vérification du sommaire de projet en l'état actuel



















General

Properties


# Créer un fichier de conception (design source) : circuit\_1.vhd



# Créer un fichier de conception (design source) : circuit 1.vhd




# Créer un fichier de conception (design source) : circuit 1.vhd




Créer un fichier de conception (design source) On peut préciser le nom de l'entité et déclarer les signaux Possibilité : on ne définit pas le nom de l'entité d'interface. qui est par défaut le nom du fichier, ou ... Si on ne le fait pas à ce moment, on peut toujours le faire <del>Define M</del>odule (ou modifier) en codant le VHDL du module. Define Module Define a module and specify I/O Ports to add to your source file. For each port specified: Define a module and specify I/O Ports to add to your source MSB and LSB values will be ignored unless its Bus column is checked. For each post specified: Ports with blank names will not be written. MSB and LSB values will be ignored unless its Bus colu Ports with blank names will not be written. Module Definition Module Definition circuit\_1 Entity name: circuit\_half\_adder Entity name: Architecture name: Behavioral Architecture name: Behavioral I/O Port Definitions I/O Port Definitions Port Name Bus MSB LSB Direction Bus MSB Port Name Direction LSB а ? out 0 0 out 0 OK Cancel



# Créer un fichier de conception (design source)




# Créer un fichier de conception (design source)




# Coder l'entité « half adder » en VHDL selon le

modèle décrit Project Summary





# Simuler une entité sans recours à un « test




séquentielle

#### Simuler une entité sans recours à un « test bench » La simulation est lancée. atelier - [C:/travail/atelier/atelier.xpr] - Vivado 2018.2.2 $\times$ Q- Quick Access Edit Flow Tools Reports Window Layout Ready v ± ∥ C 1500 us E Default Lavout SIMULATION - Behavioral Simulation - Functional - sim\_1 - circuit\_half\_adder Flow Navigator ✓ PROJECT MANAGER Scope × Sources \_ 0 6 Objects ? \_ D G X Untitled 1 ? 🗆 🖒 X Settings ● ● ▼ ▼ ▼ ▼ ■ ■ ■ Q Add Sources Design U... Block Type Name Data Type Language Templates circuit half adder VHDL En... U Logic Value 1,000,000 ps |1,000,001 ps |1,0 ☐ IP Catalog ₩ b Logic Logic ₩ Ь ✓ IP INTEGRATOR Logic Create Block Design Open Block Design Generate Block Design ✓ SIMULATION × Messages Log ? \_ 0 6 Run Simulation if { [llength [get\_objects]] > 0} { ▼ RTL ANALYSIS set property needs save false [current wave config] > Open Elaborated Design send msg id Add Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'Fil ▼ SYNTHESIS Run Synthesis INFO: [USF-XSim-96] XSim completed. Design snapshot 'circuit half adder behav' loaded. > Open Synthesized Design INFO: [USF-XSim-97] XSim simulation ran for 1000ns (a) launch simulation: Time (s): cpu = 00:00:04; elapsed = 00:00:23. Memory (MB): peak = 801.293; gain = 8.105 ✓ IMPLEMENTATION Run Implementation Type a Tcl command here


> Open Implemented Design


Sim Time: 1 us

# Simuler une entité sans recours à un « test bench »




# Simuler une entité sans recours à un « test bench »









# Faire analyse RTL, générer un schéma



# Faire analyse RTL, générer un schéma




# Faire analyse RTL, générer un schéma




```
25 ; ##Switches (circuit atelier circuit 1)
26 set property -dict { PACKAGE PIN G15
                                           IOSTANDARD LVCMOS33 } [get ports { a }]; #IO L19N T3 VREF 35 Sch=sw[0]
    set property -dict { PACKAGE PIN P15
                                           IOSTANDARD LVCMOS33 } [get ports { b }]; #IO L24P T3 34 Sch=sw[1]
```


```
(circuit atelier circuit 1)
56 : ##LEDs
57 | set property -dict { PACKAGE PIN M14
                                           IOSTANDARD LVCMOS33 } [get ports { s }]; #IO L23P T3 35 Sch=led[0]
58 set property -dict { PACKAGE PIN M15
                                           IOSTANDARD LVCMOS33 } [get ports { c }]; #IO L23N T3 35 Sch=led[1]
```

### Générer le fichier « bitstream » de configuration



# Accélérer la synthèse (utile au projet S4-GE)







Sur des ordinateurs puissants, il est possible de partiellement paralléliser la synthèse. À l'APP1, le projet est très petit et cette configuration n'accélère rien.

Pour les plus gros projets, avec les 8Go de RAM des laboratoires, ne pas mettre plus de 2 « jobs ». Au pire, l'interface graphique de Vivado se ferme sans avertissement, au mieux la synthèse prends plus de temps.


### Générer le fichier « bitstream » de configuration




# Utiliser le « hardware manager » avec la carte Zybo-Z7-10



#### Programmer le circuit



#### Test de validation sur la carte Zybo




## Étapes de la partie 2 « circuit\_2.vhd » RAPPEL

- Insérer des fichiers « circuit\_2.vhd » dans la hiérarchie
- Définir l'association du fichier de contraintes requis
- Explorer et vérifier l'arborescence du circuit (« top-module »)
- Analyse RTL et schéma avant d'intégrer la composante compteur\_simple
- Intégrer la composante compteur\_simple dans le code VHDL
- Faire l'analyse RTL du circuit complet
- Insérer (ou créer) un code de « test bench »
- Simuler le circuit
- Générer le fichier de configuration « bitstream »
- Programmer et tester sur la carte
- Archiver le dossier de projet Vivado




#### Fonctions du circuit « circuit compteur »


Le circuit compteur implémente un compteur binaire à 4 bits qui s'incrémente à une cadence de 2 Hz et un bouton fait une remise à zéro.



# Insérer des fichiers « circuit\_2.vhd » dans la hiérarchie



## Insérer des fichiers « circuit 2.vhd » dans la hiérarchie




Insérer des fichiers « circuit 2.vhd» dans la Add Sources hiérarchie Add Sources This guides you through the process of adding and creating sources for your project Par une procédure ? \_ D G X Sources Add or create constraints similaire, on insère le **★** | **♦** | **+** | ② | **●** 0 Add or create design sources **XILINX** fichier « test bench » Add or create simulation sources ✓ □ Design Sources (3) préparé d'avance. (?) < Back circuit half adder(Behavioral) (circuit 1.vhd) compteur simple(BEHAVIORAL) (compteur simple.vhd) ∨ □ Constraints (3) 📤 Add Sources Х ∨ □ constrs\_1(3) Add or Create Simulation Sources Zybo-Z7-Master.xdc Specify simulation specific HDL files, or directories containing HDL files, to add to your circuit\_1.xdc (target) project. Create a new source file on disk and add it to you Simulation Sources + | - | 1 | 1 id) (1) Hierarchy Update Index compteur simple tb.vhd xil defaultlib C:/travail/fichiers ateli Refresh Hierarchy simple.vho IP Hierarchy Edit Constraints Sets... Add Files Add Directories Create File Edit Simulation Sets... Scan and add RTL include files into project ✓ Copy sources into project Add Sources... Alt+A Hierarchy ✓ Add sources from subdirectories ✓ Include all design sources for simulation (?) < Back Next > Finish Cancel



#### Définir l'association du fichier de contraintes

requis

Il faut associer (exclusivement) le fichier de contraintes adapté au circuit circuit 2.



## Définir l'association du fichier de contraintes


requis

Pour information: lignes déterminantes dans circuit 2.xdc

```
13 ##Clock signal
15 | create clock -add -name sys_clk_pin -period 8.00 -waveform {0 4} [get ports { sysclk }];
30 : ##Switches (circuit atelier circuit 2)
31 | set property -dict { PACKAGE PIN G15 | IOSTANDARD LVCMOS33 } [get ports { i_sw[0] }];
32 set property -dict { PACKAGE PIN P15 | IOSTANDARD LVCMOS33 } [get ports { i_sw[1] }];
33 | set property -dict { PACKAGE_PIN W13 | IOSTANDARD LVCMOS33 } [get ports { i_sw[2] }];
42 | ##Buttons (circuit atelier)
44 | set property -dict { PACKAGE_PIN P16 IOSTANDARD LVCMOS33 } [get ports { i_btn[1] }];
45 set property -dict { PACKAGE_PIN K19 IOSTANDARD LVCMOS33 } [get ports { i_btn[2] }];
46 | set property -dict { PACKAGE PIN Y16
                                IOSTANDARD LVCMOS33 } [get ports { i_btn[3] }];
55 ##LEDs (circuit atelier)
56 | set property -dict { PACKAGE_PIN M14 IOSTANDARD LVCMOS33 } [get ports { o_led[0] }];
57 set property -dict { PACKAGE_PIN M15 IOSTANDARD LVCMOS33 } [get ports { o_led[1] }];
58 | set property -dict { PACKAGE PIN G14 IOSTANDARD LVCMOS33 } [get ports { o led[2] }];
59 set property -dict { PACKAGE_PIN D18
                                IOSTANDARD LVCMOS33 } [get ports { o_led[3] }];
60 '
71 ##RGB LED 6 (circuit atelier)
```

## Explorer et vérifier l'arborescence du circuit

(« top-module »)




Circuit 2.vhd contenant l'entité circuit compteur a été promue implicitement « top-module ». Vérifier cet état dans votre hiérarchie et l'imposer si ce n'est pas le cas.

On a spécifié « disable » pour le fichier de contraintes circuit 1.xdc et « enable » pour circuit 2.xdc.


Noter que l'on a pas spécifié circuit 2.xdc come « target file ». Ce n'est pas indispensable ici car l'IDE Vivado n'écrira pas de nouvelle contraintes.

Ne pas oublier de spécifier le fichier du « test bench » ciblé comme « topmodule » aussi.


# Analyse RTL et schéma avant d'intégrer la composante compteur\_simple



Intégrer la composante compteur simple dans le code VHDL – ajouter le code encadré dans le .vhd




#### Faire l'analyse RTL du circuit complet




Insérer (ou créer) un code de « test bench »

```
28
     library IEEE;
                                                                               53
     use IEEE.STD LOGIC 1164.ALL;
29
                                                                                     -- UUT : Unit Under Test
30
                                                                                     UUT: compteur simple
     entity compteur simple tb is
                                                                                56
                                                                                        PORT MAP (
      -- Port ():
                                                                               57
                                                                                        clk
                                                                                                        clk sim,
     end compteur simple tb;
                                                                                58
                                                                                        reset
                                                                                                        reset,
34
                                                                                59
                                                                                        o val cpt => val cpt
     architecture Behavioral of compteur simple tb is
                                                                                60 A
36
                                                                                61
     COMPONENT compteur simple
                                                                                         -- generation horloge simulee
38
        port (
                                                                                63 E
                                                                                        process
39
                clk
                                : in
                                        std logic;
                                                                                        begin
40
                reset
                                : in
                                        std logic;
                                                                               65
                                                                                            clk_sim <= '1';
41
                                : out std logic vector (3 downto 0)
                o val cpt
                                                                                            loop
42
                ):
                                                                                                wait for sysclk Period/2;
     end COMPONENT:
                                                              -- test bench
                                                                                                clk sim <= not clk sim;
44
                                                     73 🗇
                                                              tb : PROCESS
                                                                                            end loop;
45
        signal clk sim
                                 : STD LOGIC := '0';
                                                                               70 🗀
                                                                                        end process;
        signal reset
46
                                 : STD LOGIC := '0'
                                                                 BEGIN
47
        signal val cpt
                                 : std logic vector
                                                                    -- simuler une sequence de valeurs a l'entree
48
        constant sysclk Period : time := 10 ns;
                                                                    reset <= '0':
49
                                                     78
                                                                    wait for 100 ns:
                                                     79
                                                                    reset <= '1':
                                                     80
                                                                    wait for sysclk Period;
                                                     81
                                                                    reset <= '0':
      Ce fichier de simulation
                                                     82
                                                                    wait for 10*sysclk Period;
      existe d'avance pour l'atelier.
                                                     83
                                                                    reset <= '1':
      Il a déjà été inséré.
                                                     84
                                                                    wait for sysclk Period;
                                                     85
                                                                    reset <= '0':
      Voici les parties essentielles.
                                                     86
                                                                    WAIT: -- will wait forever
                                                                 END PROCESS:
                                                     88
                        Atelier d'introduction à la conceptio 89 🖨 END Behavioral;
  UNIVERSITÉ DE
```




#### Simuler le circuit





#### Simuler le circuit




#### Simuler le circuit Synthesis and Implementation Out-of-date details 6100 ns Default Layout ation - Functional - sim\_1 - compteur\_simple\_tb \_ 0 6 Objects ? \_ D G X x circuit 2.xdc x compteur simple tb.vhd ? 🗆 🖸 Q, Name Value Block Type ₩ clk VHDL En... Name Value ₩ reset VHDL En... clk sim > 🖥 o val c... reset 0 > W NQ[3:0] 9\a\0\1\2\3\4\5\6\7\8\9\a\b\c\d\e\f\0\1\2 val\_cpt[3:0] > ® Q[3:0] ↓ sysclk Period 10000 ps 10000 ps **W** NQ[3:0] ♥ Q[3:0] Les signaux circuit 2.vhd circuit 2.xdc x compteur simple tb.vhd Untitled 1\* sont présents, il faut rejouer la simulation pour afficher leurs Value tracés. Name 250 ns 300 ns 350 ns clk\_sim 0 la reset 9\a\0\1\2\3\4\5\6\7\8\9\a\b\c\d\e\f\0\1\2 > W val\_cpt[3:0] 6 sysclk\_Period 10000 ps 10000 ps > W NQ[3:0] a\0\1\2\3\4\5\6\7\8\9\a\b\c\d\e\f\0\1\2\3 9\a\0\1\2\3\4\5\6\7\8\9\a\b\c\d\e\f\0\1 > W Q[3:0] 6 UNIVERSITÉ DE

Atelier d'introduction à la conception de circuits logique, © 2018 tous droits réservés, Département GEGI, Université de Sherbrooke

11/01/2023


#### Simuler le circuit




55

#### Simuler le circuit Waveform Configuration File Option qui permet de faire apparaître ces fichiers dans Would you like to add the waveform configuration file: 'compteur simple to behav.wcf. l'interface de la hiérarchie. to your project? Don't show this dialog again Yes Nο x circuit\_2.xdc compteur\_simple\_tb.vhd compteur\_simple\_tb\_behav.wcfg Une remarque: comme les fichiers de contraintes, l'interface Name Value de la hiérarchie permet d'activer d clk\_sim (« enable ») ou de désactiver la reset (« disable ») un fichier. ▼ val\_cpt[3:0] 9\a\0\1\2\3\4\5\6\7\8\9\a\b\c\d\e\f\0\1\2\3 C'est important à considérer sysclk\_Period 10000 ps 10000 ps quand plusieurs tests coexistent a\0\1\2\3\4\5\6\7\8\9\a\b\c\d\e\f\0\1\2\3\4 W NQ[3:0] dans un projet. ♥ Q[3:0] 9\a\0\1\2\3\4\5\6\7\8\9\a\b\c\d\e\f\0\1\2\3


### Générer le fichier de configuration « bitstream »





#### Programmer et tester sur la carte




#### Programmer et tester sur la carte








#### Programmer et tester sur la carte




#### Archiver le dossier de projet Vivado



## Annexes Compléments sur l'utilisation de Vivado


- Changer le « top module »
- Configurer la présentation de la fenêtre des synchrogrammes (waveform)
- Nouvelle présentation du chronogramme
- Le bouton « Next Transition » pour parcourir une simulation réalisée est très utile.
- Que faire quand il y des erreurs...

#### Changer le « top module »




#### Configurer la présentation de la fenêtre des synchrogrammes (waveform) Il est possible de modifier la

présentation des chronogrammes, ce qui peut être utile pour réaliser des saisies d'écran plus lisibles à insérer dans un document.




#### Présentation modifiée du chronogramme





## Le bouton « Next Transition » pour parcourir une simulation réalisée est très utile.




#### Que faire quand il y des erreurs...

Utiliser les boutons de filtrage des messages pour faire apparaître et sélectionner les messages voulus.



#### Que faire quand il y des erreurs...





### Que faire quand il y des erreurs...

Signal qui indique une erreur de syntaxe.

```
Project Summary
                      compteur_simple.vhd *
                                                         L'éditeur, pour les fichiers
                                                         inscrits dans la hiérarchie
C:/travail/fichiers_atelier/compteur_simple.vhd
                                                         seulement, réagit aux
                                                         erreurs de syntaxe et donne
                                                         des messages à l'écran.
23
       BEGIN
                                                                                              Indicateur de
      -- equations de transition du compteur
                                                                                              localisation
      transition proc : process ( Q, reset
          begin
                 NQ(0) \ll ((not reset) * Ad (Q(0))) xor (not reset);
                 NQ(1) \ll ((not \ reset) \ and \ (Q(1))) \ xor \ ((not \ reset) \ and \ Q(0));
                 NQ(2) \ll ((not reset) \text{ and } Q(0)) \times ((not reset) \text{ and } Q(0) \text{ and } Q(1));
                 NQ(3) \leftarrow (not reset) and (Q(3))) xor ((not reset) and Q(0) and Q(1) and Q(2));
               NQ(0) = (not reset) and (not Q(0));
32
               NQ(1) := (not reset) and (Q(1) xor Q(0));
               NQ(2) \leftarrow (\text{not reset}) \text{ and } (Q(2) \text{ xor } (Q(0) \text{ and } Q(1)));
34
               NQ (3 Error: Use <= to assign to signal nq
                                                       ( Q(0) and Q(1) and Q(2)) );
           end process,
37
      -- prochain etat du compteur
      compteur proc · process (clk NO)
```

#### FIN DE L'ATELIER



#### Références

#### Carte Zybo-Z7

- https://reference.digilentinc.com/reference/programmable-logic/zyboz7/reference-manual
- https://reference.digilentinc.com/reference/programmable-logic/zyboz7/start

#### Vivado ®

- Xilinx ®: Vivado Design Suite User Guide: Using the Vivado IDE UG893 (v2018.2) June 6, 2018
- Vidéo illustrant comment réaliser un circuit additionneur identique à celui de la partie 1 <a href="https://www.youtube.com/watch?v=aPDT0sPr4jE">https://www.youtube.com/watch?v=aPDT0sPr4jE</a>

#### Circuit Zynq®

 Xilinx ®: Zynq-7000 SoC, Technical Reference Manual, UG585 (v1.12.2) July 1, 2018

