S7CAS-PLEIADES-CARTE-MERE

Pleiades

01

Revision 1.00

Date : 13/01/2026

Revision history

Package size conversion	
Metric	*Imperial*
1005	0402
1608	0603
2012	0805
3216	1206
3225	1210
6432	2512

FID1 FID 1MM
FID2 FID 1MM
FID3 FID 1MM

Project Title: S7CAS-PLEIADES-CARTE-MERE			
Global Project: *Pleiades*			
Size: 11x17	Group: 01		Revision: 1.00
Date: 13/01/2026	Sheet: 1 of 16		
Filename: S7CAS-PLEIADES-CARTE-MERE_P01_TITLE.SchDoc		Designers: Mathieu Desautels (DESM1210), Mathys Plante (PLAM1001), Jonathan Bouchard	



-Quand tu es en LVDS faut que branche le SEC à une résistance (CLOCK BUFFER - CLOCKING DESIGN GUIDELINES - UNUSED PINS.pdf)

Sheet Name	CLOCK
Project Title	S7CAS-PLEIADES-CARTE-MERE
Global Project	*Pleiades*
Size	11x17
Group	01
Revision	1.00
Date	13/01/2026
Sheet	2 of 16
Filename	S7CAS-PLEIADES-CARTE-MERE_P01_CLOCK.SchDoc
Designers	Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard





VCCO_3 à 1.5V pour le DDR3

VCCO_4 à 1V8 pour le control du DAC et ADC

Pas oublier les PGOOD et EN pour l'alimentation du DDR3

Dans guide étudiant ça dit de mettre surtension et inversion de polarité comme sécurité dans les branchement 24V

Faut que Programme B soit fermer jusqu'à la fin. Il faut que la PROG soient alimenter avant le FPGA
FPGA doit attendre que le prom soit ouverte avant que ce soit ok (genre attendre que les PGOOD soient tous correct)



Sheet Name	ALIM		
Project Title	S7CAS-PLEIADES-CARTE-MERE		
Global Project	*Pleiades*		
Size 11x17	Group 01		Revision 1.00
Date 13/01/2026		Sheet 3 of 16	
Filename S7CAS-PLEIADES-CARTE-MERE_P01_ALIM.SchDoc		Designers Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard	



-Isolation du ETHERNET 1.5kV
-Ajout d'un condensateur de 1.5kV
-Ligne de transmission de 50R

Sheet Name	ETHERNET
Project Title	S7CAS-PLEIADES-CARTE-MERE
Global Project	*Pleiades*
Size	11x17
Group	01
Revision	1.00
Date	13/01/2026
Sheet	4 of 16
Filename	S7CAS-PLEIADES-CARTE-MERE_P01_ETHERNET.SchDoc
Designers	Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard





Legend	Tolerance	Part Number	Cap.	V_{DC}*	Dielectric	Qty.	Bias (V)	Amb. (°C)	Add	Remove
-			Combined	4.3 uF	10	X7R	1	0	25	×
■	10%	C0402C471K8RACAUTO	470 pF	10	X7R	3	0	25	+	×
+	10%	C0402C683K8RAC	68 nF	10	X7R	3	0	25	+	×
◆	10%	C0805C475K8RAC	4.7 uF	10	X7R	1	0	25	+	×



Sheet Name	CNA		
Project Title	S7CAS-PLEIADES-CARTE-MERE		
Global Project	*Pleiades*		
Size: 11x17	Group: 01	Revision: 1.00	
Date: 13/01/2026	Sheet 5 of 16		
Filename: S7CAS-PLEIADES-CARTE-MERE_P01_CNA.SchDoc	Designers: Mathieu Desautels (DESM1210), Mathys Plante (PLAM1001), Jonathan Bouchard		



-Choix de OP-AMP pour isolé et pour passer d'analog a digital
-Toute les données vont sur la BANK 1
-Toute le control sur bank 4
- Nous avons pris uniquement AMPLI-OP puisque transfo bloque le DC et on a une composante DC



C62 100 nF 10V 0402 | C63 2.2 uF 10V 0805 | C64 1.5 nF 10V 0805 | C65 2.2 nF 10V 0603 | C66 2.2 nF 10V 0603 | C67 2.2 nF 10V 0603

Sheet Name	CAN
Project Title	S7CAS-PLEIADES-CARTE-MERE
Global Project	Pleiades
Size	11x17
Group	01
Revision	1.00
Date	13/01/2026
Sheet	6 of 16
Filename	S7CAS-PLEIADES-CARTE-MERE_P01_CAN.SchDoc
Designers	Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard





DDR3 - tps51200.pdf
P.22

-Ligne de transmission de 40R
-Resistance paralèle sur la ligne de transmission de 40.2Ohms
-Clock en pair différentiel 80R

Sortie PGOOD?
EN?

ACT	33,4	mW
Total Activate Power	**33,4**	**mW**
RD	21,0	mW
WR	23,4	mW
READ I/O	32,7	mW
Write ODT	136,1	mW
Total RD/WR/Term Power	**213,2**	**mW**
ACT_STBY	14,9	mW
PRE_STBY	3,1	mW
ACT_PDN	2,9	mW
PRE_PDN	0,7	mW
REF	4,2	mW
Total Background Power	**25,8**	**mW**
Total DDR3 SDRAM Power	**272,3**	**mW**
TERM 2nd rank	**0,0**	**mW**

Sheet Name	DDR3
Project Title	S7CAS-PLEIADES-CARTE-MERE
Global Project	*Pleiades*
Size	11x17
Group	01
Revision	1.00
Date	13/01/2026
Sheet	7 of 16
Filename	S7CAS-PLEIADES-CARTE-MERE_P01_DDR3.SchDoc
Designers	Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard

MOTOR



-Tous sur la BANK1
-ISENS = 1.65/(8x1,9A) = 0,108 Ohms



Sheet Name	MOTORS
Project Title	S7CAS-PLEIADES-CARTE-MERE
Global Project	*Pleiades*
Size	11x17
Group	01
Revision	1.00
Date	13/01/2026
Sheet	8 of 16
Filename	S7CAS-PLEIADES-CARTE-MERE_P01_MOTORS.SchDoc
Designers	Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard



Sheet Name	IO		
Project Title	S7CAS-PLEIADES-CARTE-MERE		
Global Project	*Pleiades*		
Size: 11x17	Group: 01		Revision: 1.00
Date: 13/01/2026		Sheet: 9 of 16	
Filename: S7CAS-PLEIADES-CARTE-MERE_P01_IO.SchDoc		Designers: Mathieu Desautels (DESM1210), Mathys Plante (PLAM1001), Jonathan Bouchard	



-LVDS seulement sur BANK0 et BANK2
-Toute les CAN et CNA sont mit sur cette BANK

Sheet Name	FPGA - BANK 0		
Project Title	S7CAS-PLEIADES-CARTE-MERE		
Global Project	*Pleiades*		
Size 11x17	Group 01		Revision 1.00
Date 13/01/2026	Sheet 10 of 16		
Filename S7CAS-PLEIADES-CARTE-MERE_P01_FPGA-BANK0.SchDoc	Designers Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard		



-Toute les controles de moteur sont sur cette BANK

Sheet Name	FPGA - BANK 1		
Project Title	S7CAS-PLEIADES-CARTE-MERE		
Global Project	*Pleiades*		
Size 11x17	Group 01		Revision 1.00
Date 13/01/2026		Sheet 11 of 16	
Filename S7CAS-PLEIADES-CARTE-MERE_P01_FPGA-BANK1.SchDoc		Designers Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard	


FPGA
USB
FLASH
ISOLATOR - USB APP NOTE.PDF
JTAG - JTAG-SMT3-NC.PDF
ISO a ESD
R 24Ohms doit être proche de ISO1
-Ajout de ESD pour la protection
-Protection isolé pour le VBUS
-Condensateur 2.5kV pour isolé les GND (même force que les isolateurs)
-Pairs différentiel sur le D+ et D-, avec des résistance de 24ohms (comme l'exemple)
-Isolation du côté USB au lieu d'être du côté board (plus petit comme chip à comparter du ISO de 6 fils)
-If AES encryption is unused, VBATT can be tied to either, VCCAUX or ground, or left unconnected.
-VFS and RFUSE are tied to ground because we are not using Efuses
-EXPLIQUER LES CONDENSATEURS COMMENT CHOISI
20 Ohms pourra être changer si jamais
Mode SPI [10]
-Ajuster les condensateurs
-RESET ça va se placer où (question Mathys)
-M0 et M1 choisi pour avoir le mode SPI
- Ajout d'une résistance de 20 ohms sur Q
- Toute la logique de code est sur la BANK ainsi que toute la programmation
SPARTAN6 - CONFIGURATION (UG380).PDF
P42
Sheet Name
FPGA - BANK 2
Project Title
S7CAS-PLEIADES-CARTE-MERE
Global Project
Pleiades
Size
11x17
Group
01
Revision
1.00
Date
13/01/2026
Sheet
12
of
16
Filename
S7CAS-PLEIADES-CARTE-MERE_P01_FPGA-BANK2.SchDoc
Designers
Mathieu Desautels (DESM1210)
Mathys Plante (PLAM1001)
Jonathan Bouchard

1 2 3 4 5 6

A B C D



-Toute la DDR3 est sur cette BANK

Sheet Name	FPGA - BANK 3	
Project Title	S7CAS-PLEIADES-CARTE-MERE	
Global Project	*Pleiades*	
Size 11x17	Group 01	Revision 1.00
Date 13/01/2026	Sheet 13 of 16	
Filename S7CAS-PLEIADES-CARTE-MERE_P01_FPGA-BANK3.SchDoc	Designers Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard	



-Toute le controle du CNA et CAN sont sur cette BANK
-Leur tension n'est pas la même que celle de leur données

Sheet Name	FPGA - BANK 4		
Project Title	S7CAS-PLEIADES-CARTE-MERE		
Global Project	*Pleiades*		
Size 11x17	Group 01		Revision 1.00
Date 13/01/2026		Sheet 14 of 16	
Filename S7CAS-PLEIADES-CARTE-MERE_P01_FPGA-BANK4.SchDoc		Designers Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard	

FPGA



Sheet Name	FPGA - BANK 5
Project Title	S7CAS-PLEIADES-CARTE-MERE
Global Project	*Pleiades*
Size: 11x17	Group: 01 — Revision: 1.00
Date: 13/01/2026	Sheet 15 of 16
Filename: S7CAS-PLEIADES-CARTE-MERE_P01_FPGA-BANK5.SchDoc	Designers: Mathieu Desautels (DESM1210), Mathys Plante (PLAM1001), Jonathan Bouchard



Sheet Name	FPGA - ALIM
Project Title	S7CAS-PLEIADES-CARTE-MERE
Global Project	*Pleiades*
Size	11x17
Group	01
Revision	1.00
Date	13/01/2026
Sheet	16 of 16
Filename	S7CAS-PLEIADES-CARTE-MERE_P01_FPGA-ALIM.SchDoc
Designers	Mathieu Desautels (DESM1210) Mathys Plante (PLAM1001) Jonathan Bouchard