Приложение Platform Designer

Приложение Platform Designer Часть 1


Пользовательский интерфейс



Лабораторная 1

Структура проекта





my_masterA

```
my_masterA

Master


32
```

```
`timescale 1 ns / 1 ns
    module my masterA #(
         parameter integer address = 0.
         parameter integer data = 100 //cnt up = 100; cnt down = 200
     //MM master
         input bit
                              csi clk,
                                                       MM master clk
         input bit
                              rsi reset.
                                                       MM master reset
 9
         output bit [31:0]
                              avm m0 address,
                                                       MM master address
        output bit
                              avm m0 write.
                                                       MM master write
10
        output bit [31:0]
11
                              avm m0 writedata,
                                                       MM master writedata
                                                                               28
                                                                                    begin
12
         input bit
                              avm m0 waitrequest
                                                       MM master waitrequest
                                                                               29
13
                                                                               30
14
    enum bit[1:0] {initSM, del1, wr1D, ended } fsm MM;
                                                                               31
15
                                                                               32
16
    always ff @ (posedge csi clk)
                                                                               33
17
    if (rsi reset) fsm MM <= initSM;</pre>
                                                                               34
    else
                                                                               35
18
         case (fsm MM)
                                                                               36
19
                                                                               37
20
             initSM
                                                   fsm MM <= del1;
                                                                               38
             del1
                                                   fsm MM <= wr1D:
                                                                               39
             wr1D
                         if (avm m0 waitrequest) fsm MM <= wr1D;</pre>
                                                                               40
                         else
                                                   fsm MM <= ended;
                                                                               41
24
                                                   fsm MM <= ended;
             ended
                                                                               42
25
         endcase
                                                                               43
                                                                                    end
26
                                                                               44
                                                                                    endmodule
```

```
always comb
    case (fsm MM)
        wr1D:
            begin
                avm m0 address
                                     = address:
                avm m0 write
                                     = 1'd1;
                avm m0 writedata
                                     = data;
            end
        default
            begin
                                     = 32'd255;
                avm m0 address
                avm m0 write
                                     = 1'd0;
                avm m0 writedata
                                     = 32'd255;
            end
    endcase
```

MM_Stream_source

```
`timescale 1 ps / 1 ps
    module MM Stream source (
       //clk and reset
           input bit csi clk,
 4
                                               // clock clk
           input bit rsi reset,
                                               // reset reset
       //stream source
           output bit [31:0] aso out0 data, // ST source data
           input bit aso out0 ready, // ST source ready
           output bit aso out0 valid, // ST source valid
 9
      //MM slave
10
           input bit [31:0] avs_s0_writedata, // MM slave writedata
11
           input bit avs_s0_write, // MM slave write
12
           output bit avs s0 waitrequest // MM slave waitrequest
13
14
        );
15
    always_ff @(posedge csi_clk)
16
       if(rsi reset) aso out0 data <= 32'd255;
17
        else if (avs s0 write & aso out0 ready)
18
                              aso out0 data <= avs s0 writedata;
19
20
21
    always ff @(posedge csi clk)
       if(rsi reset) aso out0 valid <= 1'b0;</pre>
22
23
        else
                      aso out0 valid <= avs s0 write & aso out0 ready;
24
    assign avs s0 waitrequest = 1'b0;
25
26
    endmodule
27
```



my_masterB

```
my_masterB

Master

32
```


```
timescale 1 ns / 1 ns
     module mv masterB #(
         parameter [31:0] address 1 = 0, parameter [31:0] data 1 = 111, //mult = 111 div = 333
         parameter [31:0] address 2 = 1, parameter [31:0] data 2 = 333 //add = 222 sub = 444
 5
                             csi clk,
         input bit
                                                  // MM master clk
         input bit
                             rsi reset,
                                                      MM master reset
        output bit [31:0]
                             avm m0 address,
                                                      MM master address
        output bit
                             avm m0 write,
                                                 // MM master write
 9
                                                                                      30
        output bit [31:0]
                             avm m0 writedata, // MM master writedata
10
                                                                                      31
         input bit
                             avm m0 waitrequest // MM master waitrequest
11
                                                                                      32
12
     );
                                                                                      33
     typedef enum bit[2:0] {initSM, del1, wr1D, del2, wr2D, ended } fsm type;
13
                                                                                      34
14
    fsm type fsm MM;
                                                                                      35
15
                                                                                      36
16
    always ff @ (posedge csi clk)
                                                                                      37
    if (rsi reset) fsm MM <= initSM;</pre>
                                                                                      38
18
    else
                                                                                      39
         case (fsm MM)
19
                                                                                      40
                                                  fsm MM <= del1;
20
             initSM :
                                                                                      41
                                                  fsm MM <= wr1D:
                                                                                      42
             del1
             wr1D
                         if (avm m0 waitrequest) fsm MM <= wr1D;</pre>
                                                                                      43
                                                                                      44
23
                         else
                                                  fsm MM <= del2:
                                                                                      45
             del2
                                                  fsm MM <= wr2D;
24
                                                                                      46
25
             wr2D
                         if (avm m0 waitrequest) fsm MM <= wr2D;</pre>
                                                                                      47
26
                         else
                                                  fsm MM <= ended;
                                                                                      48
27
             ended
                                                  fsm MM <= ended;</pre>
                                                                                      49
28
         endcase
                                                                                      50
                                                                                      51
```

```
always comb
    begin
         case (fsm MM)
             wr1D:
                 begin
                                          = address 1;
                     avm m0 address
                     avm m0 write
                                          = 1'd1:
                     avm m0 writedata
                                          = data 1;
                 end
             wr2D:
                 begin
                                          = address 2;
                     avm m0 address
                     avm m0 write
                                          = 1'd1;
                     avm m0 writedata
                                          = data 2:
                 end
             default
                 begin
                     avm m0 address
                                          = 32'd255;
                     avm m0 write
                                          = 1'd0;
                     avm m0 writedata
                                          = 32'd255;
                 end
         endcase
52
    end
```

endmodule

ST_ALU

```
timescale 1 ns / 1 ns
    module ST ALU (
                             csi clk,
                                                 // clock clk
        input bit
                             rsi reset.
                                                 // reset reset
        input bit
    // stream sink0
                                                                                                    Data
        input bit [31:0]
                             asi in0 data,
                                                 // ST sink data
                                                                                                     sink
                             asi in0 valid,
                                                 // ST sink valid
        input bit
8
        output bit
                             asi in0 ready.
                                                 // ST sink ready
                                                                                                    Data
9
    // stream sink1
                                                                                                    sink
10
        input bit [31:0]
                             asi_in1_data,
                                                 // ST sink data
                             asi in1 valid,
                                                 // ST sink valid
11
        input bit
12
        output bit
                             asi_in1_ready,
                                                 // ST sink ready
13
    //stream source
14
        output bit [31:0]
                             aso_out0_data,
                                                 // ST source data
15
        input bit
                             aso out0 ready,
                                                 // ST source ready
16
        output bit
                             aso out0 valid,
                                                 // ST source valid
    //MM slave
17
                                                // MM slave writedata
18
        input bit [31:0]
                             avs s0 writedata,
19
                             avs s0 write,
                                                 // MM slave write
        input bit
                             avs s0 waitrequest // MM slave waitrequest
20
        output bit
21
        );
22
    bit [31:0] ALU type; //Type ALU mult = 111 add = 222 div = 333 sub = 444
23
24
    always ff @(posedge csi clk)
25
        if(rsi reset)
                                ALU type <= '0;
        else if (avs s0 write) ALU type <= avs s0 writedata;
26
    always_ff @(posedge csi_clk)
28
29
        if(rsi reset) begin
30
                            aso out0 data <= '0;
31
                            aso out0 valid <= '0;
32
                        end
        else
34
            if (asi in0 valid & asi in1 valid & aso out0 ready)
35
                case (ALU_type)
36
                          : begin aso_out0_data <= asi_in0_data * asi_in1_data; aso_out0_valid <= 1'b1; end
                     'd111
                           : begin aso out0 data <= asi in0 data + asi in1 data; aso out0 valid <= 1'b1; end
37
                           : begin aso out0 data <= asi in0 data / asi in1 data; aso out0 valid <= 1'b1; end
38
                    'd333
39
                           : begin aso out0 data <= asi in0 data - asi in1 data; aso out0 valid <= 1'b1; end
                    default : begin aso out0 data <= '0; aso out0 valid <= 1'b0; end
40
41
                endcase
42
43
    assign asi in0 ready
                            = 1'b1;
     assign asi in1 ready = 1'b1;
     assign avs s0 waitrequest = 1'b0;
45
46
```



47 endmodule

В **QP** создайте проект




- Рабочая папка: C:\Intel_trn\Q_PD\lab_PD1
- Имя проекта: lab_PD1
- Модуль верхнего уровня: lab_PD1
- Тип проекта: Empty Project
- Файлы не добавляются
- Микросхема: может быть любой
 - Плата DE1-SOC 5CSEMA5F31C6N
 - Плата SoC Kit- 5CSXFC6D6F31
 - Плата MAX10_NEEK 10M50DAF484C6G
 - Плата miniDilabCIV (выбирается по умолчанию) EP4CE6E22C8
 - Плата DE0-nano EP4CE22F17C6
- EDA Tool Settings: Simulation => ModelSim Altera Starter Edition=>SystemVerilog

В QР задайте путь к библиотеке IP



Команда: Tools=>Options




В QP запустите приложение PD



■ Команда: Tools => Platform Designer (или Qsys) или иконка



- B PD: сохраните систему под именем lab_PD1_sys.qsys в рабочей папке проекта
- Убедитесь в том, что Ваша система выглядит так же, как показано на рисунке ниже



Добавьте компоненты к системе



Для добавления компонента – двойной щелчок левой клавиши мыши.


В появляющемся окне настройки каждого компонента нажмите Finish не изменяя настройки компонента - настройка компонентов будет осуществлена после их добавления к системе

- my_masterA_component
- MM_stream_source_component
- my_masterB_component
- Avalon-ST Splitter (в строке поиска наберите ST)
- Avalon-ST Delay (в строке поиска наберите ST)
- ST_ALU_component (добавьте **два** компонента)

При добавлении компонентов на закладке Messages будут появляться сообщения об ошибках. На данном этапе на них можно не обращать внимание.

Проверьте систему

- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.





Переименуйте компоненты

Connections

- Щелчком выделите компонент MM Stream source 0
- Нажмите правую клавишу мыши
- Измените имя компонента на MM Stream source




■ MM Stream source 0

clock

- Повторите процедуру для компонентов:
 - my masterA 0 => Новое имя: my masterA
 - my masterB 0 => Hoвое имя: my masterB
 - st splitter 0 => Новое имя: **st splitter**
 - st delay 0 => Новое имя: **st delay**
 - clk 0 => Новое имя: **clk**

Проверьте систему

- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.







Подключите тактовый сигнал

00

- На закладке System Contents щелчком выделите интерфейс clk.clk (интерфейс clk компонента clk)
- Выполните команду меню View=>Connections
- В появившемся окне закладки Connections выберите подключение ко всем тактовым входам
- Переключитесь на закладку System Contents
- Нажмите правую клавишу мыши
- Выберите команду Filter=>Clock and Reset Interfaces
- Убедитесь, что соединения выполнены -Ваша система выглядит так же, как представленная на рисунке






Подключите сигнал Reset

00


- На закладке System Contents выполните команду
 - меню System=>CreateGlobal Reset Network
- Убедитесь, что соединения выполнены - Ваша система выглядит так же, как представленная на рисунке
- Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents
- Сохраните файл



Подключите Avalon-MM интерфейсы




- На закладке System Contents щелчком выделите интерфейс my_masterA.m0
- Нажмите правую клавишу мыши
- Выберите команду Filter=> Avalon-MM Interfaces
- В столбце Connections выполните подключения так, как показано на рисунке
- Сохраните файл



Назначьте базовые адреса ведомым Avalon-MM

00

- Выберите команду меню System=> Assign Base Addresses
- Убедитесь, что адреса назначены Ваша система выглядит так же, как представленная на рисунке



- Если адреса назначены иначе отредактируйте их
 - Дважды щелкните в поле Base адреса и введите правильный адрес (как на картинке)
- Зафиксируйте адреса нажмите на символ у каждого адреса
- Сохраните файл

Закладка Address Map



■ Выберите команду меню View=> Address Map


System Contents 🛭 🔤 A	Address Map 🔯 Interconnect Requirements 🌣 Connections 🜣					
System: lab_PD1_sys Path: MM_Stream_source.s0						
	my_masterA.m0	my_masterB.m0				
MM_Stream_source.s0	0x0000 0000 - 0x0000 0003					
ST_ALU_0.s0		0x0000 0004 - 0x0000 0007				
ST_ALU_1.s0		0x0000 0000 - 0x0000 0003				

- В окне закладки изображены
 - Ведущие (Master) шины Avalon_MM столбцы;
 - Ведомые (Slave) шины Avalon_MM строки
- Убедитесь, что у Вас окно выглядит так же, как представлено на рисунке
- Запомните базовые адреса (они нужны для настройки Ведущих):
 - MM_Stream_source = 0
 - ST ALU 0 = 4
 - ST ALU 1=0

Настройка компонента my_masterA

00


- Переключитесь на закладку System Contents
- Щелчком выберите my_masterA
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне настройки параметров задайте
 - Адрес, по которому Ведущий **my_masterA** будет записывать данные
 - В нашей системе это адрес 0 (это базовый адрес Ведомого MM_Stream_source)
 - Записываемые данные: **100** счет на сложение; 200 счет на вычитание
 - Нажмите кнопку Finish
- Сохраните файл



Hастройка компонента my_masterB

00

- Щелчком выберите my_masterB
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте
 - Адреса, по которому Ведущий **my_masterВ** будет записывать данные
 - **0** (это базовый адрес Ведомого ST_ALU_1)
 - **4** (это базовый адрес Ведомого ST_ALU_0)
 - Записываемые данные:
 - **111** сложение (тип операции ST_ALU_1)
 - **222** умножение (тип операции ST_ALU_0);
 - Нажмите кнопку **Finish**
- Сохраните файл




Настройка компонента st_splitter



- Сбросьте фильтрацию нажмите на иконку


 в нижней части окна System Contents
- На закладке System Contents щелчком выделите компонент st_splitter
- Нажмите правую клавишу мыши
- Выберите команду Edit
- Установите
 - NUMBER_OF_OUTPUTS = 5
 - DATA_WIDTH = 32
- Нажмите кнопку Finish
- Сохраните файл



Настройка компонента st_delay




- На закладке System Contents щелчком выделите компонент **st_delay_0**
- Нажмите правую клавишу мыши
- Выберите команду Edit
- Установите
 - DATA_WIDTH = 32
- Нажмите кнопку Finish
- Сохраните файл



Подключите Avalon-ST интерфейсы



- На закладке System Contents щелчком выделите интерфейс
 MM Stream source.out0
- Нажмите правую клавишу мыши
- Выберите команду Filter=>
 Avalon-ST Interfaces
- В столбце Connections выполните подключения так, как показано на рисунке
- Сохраните файл



Экспортируйте выводы

- На закладке System Contents щелчком выделите интерфейс st_delay.out0
- Дважды щелкните в поле Export и задайте имя delay_out
- Щелчком выделите интерфейс ST ALU 0.out0
- Дважды щелкните в поле Export и задайте имя alu0 out
- Щелчком выделите интерфейс ST ALU 1.out0
- Дважды щелкните в поле Export и задайте имя alu1 out
- Сбросьте фильтрацию нажмите на иконку 😿 в нижней части окна System Contents

Outi	Attaion Securing Source	DOUDIC CITCH LO
□ st_delay_0	Avalon-ST Delay	
in	Avalon Streaming Sink	Double-click to
out	Avalon Streaming Source	delay out


□ ST_ALU_0	ST_ALU_component	
in0	Avalon Streaming Sink	Double-click to
in1	Avalon Streaming Sink	Double-click to
out0	Avalon Streaming Source	alu0 out

□ ST_ALU_1	ST_ALU_component	
in0	Avalon Streaming Sink	Double-click to
in1	Avalon Streaming Sink	Double-click to
out0	Avalon Streaming Source	alu1 out


Сохраните файл


Проверьте систему

- Убедитесь в том, что:
 - Ваша система выглядит так же, как представленная на рисунке
 - Закладка сообщений (Messages) содержит только одно информационное сообщение.



- Выполните команду: меню View=>Hierarchy
- В окне закладки Hierarchy выделите систему lab_PD1_sys [lab_PD1_sys.qsys]
- Выполните команду: меню View=>Block Symbol
- Убедитесь, что Ваш символ системы соответствует представленному на рисунке








■ Выполните команду: меню System => Show System with Platform Designer Interconnect

(Show System with QSYS Interconnect)


- сравните созданную Вами систему и систему с модулями вставленными PD:
 - Какие модули были добавлены? Зафиксируйте их имена.
 - Обратите внимание на наличие модуля rst_controller это адаптер сигнала Reset
- Закройте окно закладки




- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения **Reset**



- В столбце Connections отображаются красные точки => есть проблемы подключения:
 - Выход clk.clk_reset асинхронный
 - Входы clk_reset всех модулей синхронны.
 - => Поставлен адаптер Reset (видели на предыдущем слайде)
- Следует внести исправление в модуль clk:
 - Надо выбрать модуль => правая клавиша мыши => Edit
 - Установить Deassert
 - Нажать Finish
- Красные точки исчезнут








Еще раз выполните команду: меню System => Show System with Platform Designer Interconnect

(Show System with QSYS Interconnect)


- Убедитесь в том, что адаптера Reset нет в системе.
- Назначение добавленных модулей
 - mm_interconnect_0 система межсоединений для Ведущего my_masterA
 - mm_interconnect_1 система межсоединений для Ведущего my_master
 - avalon_st_adapter адаптер между модулем st_splitter_0 и st_delay_0
 - Этот адаптер потребовался в системе т.к. у модуля нет выхода Ready, а у модуля st_splitter_0 есть – на закладке сообщений есть сообщение с информацией






- Выполните команду: меню View=>Schematic
- В поле фильтра введите
 - in
 - Нажмите Enter
- Убедитесь в том, что система синхронизации и каналы ST Вашей системы подключены так же, как это изображено на рисунке






00

- В поле фильтра введите
 - clk
 - Нажмите Enter
- Убедитесь в том, что шины Avalon MM в Вашей системе подключены так же, как рисунке
- Закройте окно закладки Schematic



Генерация системы


- В окне PD нажмите кнопку Generate HDL… (правый нижний угол окна)
- Установите режимы так, как показано на рисунке
- Нажмите кнопку Generate
- По окончанию процедуры появится сообщение
 - © Generate: completed successfully.
 - Нажмите кнопку Close
- В окне PD нажмите кнопку Finish (правый нижний угол окна)
- Появится напоминание о необходимости подключить файлы к проекту пакета QP
- Нажмите кнопку ОК.





Анализ рабочей папки проекта



- Откройте рабочую папку проекта и проведите анализ файлов и папок.
 - Сравните с файлами в рабочей папке проекта на Вашем ПК они должны совпадать









Лабораторная 1 ЗАВЕРШЕНА!