Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа компьютерных технологий и информационных систем
Отчёт по курсовой работе CR_1
Цисциплина: Автоматизация проектирования дискретных устройств (на
английском языке)
Выполнил студент гр. 5130901/10101 М.Т. Непомнящий
(подпись)

Руководитель ______ А.А. Федотов (подпись)

Оглавление

1.	. 3a,	дание	4
	1.1.	Цель работы	4
2.	Xo	д решения	5
	2.1.	Модуль GEN	5
	2.1.1		
	2.1.2	2. Тестирование	7
	2.2.	Модуль RaF	8
	2.2.1		
	2.2.2	2. Тестирование	9
	2.3.	Модуль CR_11	.0
	2.3.1	Создание модуля1	0
	2.3.2	2. Тестирование 1	2
	2.4.	Создание модуля для тестирования на плате	4
	2.5.	Настройка Signal Tap II 1	5
	2.6.	Гестирование на плате средствами Signal Tap II 1	6
		Создание модуля имплементации и запуск на плате 1	
2	$\mathbf{p}_{\mathbf{r}}$	пол	Q

Список иллюстраций

Рис. 1 – Структура разрабатываемого устройства	4
Рис. 2 – Модуль интерфейса lab_MS_SV5_interface	5
Рис. 3 – Модуль gen	6
Рис. 4 – RTL Viewer модуля gen	6
Рис. 5 – Тестовый файл первого класса для модуля gen	7
Рис. 6 – Моделирование тестового файла средствами ModelSim (gen_tb)	7
Рис. 7 – Модуль RaF	8
Рис. 8 – RTL Viewer модуля RaF	8
Рис. 9 – Тестовый файл первого класса для модуля RaF	9
Рис. 10 – Моделирование тестового файла средствами ModelSim (RaF_tb)	
Рис. 11 – Модуль CR_1	10
Рис. 12 – Настройка модуля FIFO	11
Рис. 13 – RTL Viewer модуля CR_1	11
Рис. 14 - Тестовый файл первого класса для модуля CR_1	12
Рис. 15 – Тестирование модуля CR_1 до сигнала full	13
Рис. 16 – Тестирования модуля CR_1 до сигнала empty	13
Рис. 17 — Тестирование модуля СR_1 до максимального значения генератора	13
Рис. 18 – Тестирования модуля CR_1 на сигнале RST	13
Рис. 19 – Модуль db для тестирования на плате	14
Рис. 20 – RTL Viewer для тестового файла модуля CR_1	14
Рис. 21 – Настройка окна Signal Tap II	15
Рис. 22 – Мнемоническая таблица	15
Рис. 23 – Временные характеристики устройства	15
Рис. 24 – Появление сигнала full при тестировании на плате	16
Рис. 25 – Появление сигнала empty при тестировании на плате	16
Рис. 26 – Появление значения 127 (максимального) при тестировании на плате	16
Рис. 27 – Отключение работы при тестировании на плате	16
Рис. 28 – Сброс при тестировании на плате	16
Рис. 29 – Модуль имплементации	17
Рис. 30 – RTL Viewer для impl_CR_1	17

1. Задание

1.1. Цель работы

Разработать устройство, структура которого будет выглядеть седеющим образом:




Рис. 1 – Структура разрабатываемого устройства

Он состоит из следующих элементов:

- GEN генератор случайных чисел.
- FIFO IP модуль очереди.
- RaF модуль для поиска максимального числа, среди поданных на вход.
- lab_3s модуль для вывода результата модуля RaF на 7-сегментный индикатор.

Для этого модуля разработать тестовый файл, программу отладки на плате и итоговый проект для интеграции устройства.

2. Ход решения

2.1. Модуль **GEN**

2.1.1. Создание модуля

Начнем разработку данного проекта с модуля GEN. Он должен работать по следующему алгоритму:

Если (ENgen = 1 и full = 0 и Enwrk = 1) выполняется:

Модуль формирует сигнал wrreq = 1, работает генератор псевдослучайных чисел (данные выдаются на выход [7:0] data)

Если условие (ENgen = 1 и full = 0 и Enwrk = 1) не выполняется:

Модуль формирует сигнал wrreq = 0, генератор псевдослучайных чисел находится в состоянии ожидания (данные выдаются на выход [7: 0] data)

В качестве генератора псевдослучайных чисел используется модуль LFSR_8_7_6_4_3_2_1_F, разработанный ранее в ходе лабораторных:

Рис. 2 – Модуль интерфейса lab MS SV5 interface

В свою очередь модуль GEN является лишь контролирует, когда модуль будет работать, а когда нет. Он будет выглядеть так, как показано на рис. 3 ниже.

Этот модуль принимает на вход сигналы, которые показаны на рис. 1. Далее объявляется модуль LFSR_8_7_6_4_3_2_1_F. Сигнал RST у него будет принимать постоянное значение нуля, т. е. никогда не будет сброшен, благодаря ENA будет выполняться остановка генерации, а на выход data будет подаваться результат.

Логика включения ENA и сигнала wrreq написана в блоке always_ff и соответствует поставленному заданию.

```
CR_1 - gen.sv
                 ENgen,
input bit input bit
                 ENwrk,
                 full,
                 wrreq,
output bit [7:0] data
          ENA = 1'b0;
bit [7:1] LFSR_out = 1'b0;
LFSR_7_6_3_1_0_F u_LFSR_7_6_3_1_0_F (
  .ENA,
  .LFSR_out
assign data = {1'b0, LFSR_out};
always_ff @(posedge clk) begin
 if (ENgen == 1'b1 && full == 0 && ENwrk == 1) begin
   wrreq <= 1'b1;
    ENA <= 1'b1;
   wrreq <= 1'b0;
   ENA <= 1'b0;
```

Рис. 3 – Модуль gen

Выполним компиляцию и посмотрим на получившуюся RTL схему:




Рис. 4 – RTL Viewer модуля gen

Она соответствует ожиданиям, теперь необходимо провести тестирование данного модуля, для этого разработаем тест первого класса, он будет выглядеть следующим образом:

2.1.2. Тестирование

```
CR_1 - gen_tb.sv
`timescale 1ns / 1ns
module tb_gen;
  parameter PERIOD = 10;
            clk = 1'b0;
            ENgen = 1'b0;
            ENwrk = 1'b0;
            full = 1'b0;
            wrreq;
  bit [7:0] data;
  initial begin
   forever #(PERIOD / 2) clk = ~clk;
  gen u_gen (.*);
    #(PERIOD * 1);
    ENgen = 1'b1;
    #(PERIOD * 1);
    ENwrk = 1'b1;
    #(PERIOD * 10);
    full = 1'b1;
    #(PERIOD * 2);
    full = 1'b0;
    #(PERIOD * 4);
    $stop;
endmodule
```

Рис. 5 – Тестовый файл первого класса для модуля gen

В этом тесте мы проверяем, что счет происходит только при заданных требованиях, а также продолжается, когда требования вновь выполняются.

Запустим его и посмотрим на результат:




Рис. 6 – Моделирование тестового файла средствами ModelSim (gen_tb)

Как можно заметить, тест соответствует разработанным требованиям.

2.2. Модуль RaF

2.2.1. Создание модуля

Следующим разработаем модуль RaF, который будет считывать данные из FIFO и сохранять максимальное число. Алгоритм выглядит следующим образом:

- Если (ENraf = 1 и empty = 0 и Enwrk = 1)
 - о Модуль считывает данные из FIFO (формирует сигнал rdreq = 1)
 - о Ищет среди принимаемых от FIFO данных максимальное значение
 - о Передает текущее максимальное значение на выход [7: 0] bc
- Если условие (ENraf = 1 и empty = 0 и Enwrk = 1) не выполняется
 - о Модуль формирует сигнал rdreq = 0
 - о Модуль находится в состоянии ожидания (текущее максимальное значение выдается на выход [7:0] bc)
- Сигнал RST асинхронно сбрасывает найденное максимальное значение в 0

Его описание на языке System Verilog будет выглядеть следующим образом:

```
CR_1-RaF.sv

1 module RaF (
2 input bit CLK,
3 input bit ENraf,
4 input bit empty,
5 input bit Enwrk,
6 input bit RST,
7 input bit [7:0] q,
8 output bit rdreq,
9 output bit [7:0] bc
10 );
11
12 always_ff @(posedge CLK, posedge RST) begin
13 if (RST) bc <= 1'b0;
14 else if (ENraf == 1'b1 && empty == 1'b0 && Enwrk == 1'b1) begin
15 rdreq <= 1'b1;
16 bc <= (bc < q ? q : bc);
17 end else begin
18 rdreq <= 1'b0;
19 end
20 end
21
22 endmodule
23
```

Рис. 7 – Модуль RaF

Посмотрим на RTL Viewer разработанного модуля:




Рис. 8 – RTL Viewer модуля RaF

2.2.2. Тестирование

Далее необходимо провести тестирование исследуемого модуля. Для этого разработаем тест первого уровня:

```
CR_1-RaF_tb.sv

'timescale 1ns / 1ns
module tb_RaF;

parameter PERIOD = 10;

bit CLK = 1'b0;
bit ENraf = 1'b0;
bit empty = 1'b0;
bit enwrk = 1'b0;
bit f7:0] q;
bit rdreq;
bit [7:0] bc;

initial begin
forever #(PERIOD / 2) CLK = ~CLK;
end

RaF u_RaF (.*);

initial begin
#(PERIOD * 1);
FNraf = 1'b1;
#(PERIOD * 1);
#(PERIOD * 2);
#(PERIOD * 1);
#(PERIOD * 2);
#(PERIO
```

Рис. 9 – Тестовый файл первого класса для модуля RaF

В этом тесте мы подаем на вход q какое-то значение, но т.к. условия не выполняются записано оно не будет, после чего подаем все значения для выполнения условия и теперь запись должна быть выполнена. После чего пытаемся перезаписать меньшим значением.

Далее происходит сброс и пытаемся записать после сброса другое значение.

Запустим данный тест и посмотрим на результат тестирования:




Рис. 10 – Моделирование тестового файла средствами ModelSim (RaF_tb)

Как мы видим все результаты тестирования совпадают с ожиданиями.

Модуль FIFO мы возьмем из IP библиотеки, разрабатывать его не нужно, а модуль для вывода значений на 7-сегментный дисплей мы возьмем из лабораторной работы прошлого семестра, это значит мы готовы перейти к разработке основного модуля, представленном на рис. 1.

2.3. Модуль CR_1

2.3.1. Создание модуля

Данное описание на языке System Verilog приведено ниже:

```
CR_1 - CR_1.sv
                   ENgen,
                   Enwrk,
                   ENraf,
output bit [3:0] usedw,
output bit [6:0] ss,
output bit [4:1] dig
           full;
           wrreq;
bit [7:0] data;
gen u_gen (
 .clk (CLK),
.ENgen,
 .ENwrk(Enwrk),
  .full,
           rdreq;
           empty;
FIFO u_fifo (
.clock(CLK),
.data(data),
 .rdreq(rdreq),
  .wrreq(wrreq),
  .empty(empty),
  .usedw(usedw)
bit [7:0] bc;
RaF u_RaF (
  .ENraf,
  .empty,
  .Enwrk,
  .rdreq,
lab_3s u_lab_3s (
  .dig(dig)
```

Рис. 11 – Модуль CR_1

Как можно заметить это просто описание соединение разработанных модулей а также очереди и модуля, лабораторной номер 3.

Очередь будет иметь следующие настройки:




Рис. 12 – Настройка модуля FIFO

Выполним компиляцию и посмотрим на RTL Viewer, чтоб убедиться в корректности построенной схемы:




Рис. 13 – RTL Viewer модуля CR 1

Как мы видим, полученная схема похожа на Рис. 2.1. что свидетельствует о корректности разработанного модуля. Теперь выполним тестирование этого модуля, для этого разработает следующий тест первого класса:

2.3.2. Тестирование

```
CR 1 - CR 1 tb.sv
    `timescale 1ns / 1ns
   module tb_CR_1;
     parameter PERIOD = 10;
               CLK = 1'b0;
               ENgen = 1'b0;
               Enwrk = 1'b0;
               RST = 1'b0;
              ENraf = 1'b0;
     bit [3:0] usedw;
     bit [6:0] ss;
bit [4:1] dig;
     initial begin
      forever #(PERIOD / 2) CLK = ~CLK;
     CR_1 u_CR_1 (.*);
     initial begin
       #(PERIOD * 1);
      ENraf = 1'b0;
       ENgen = 1'b1;
       Enwrk = 1'b1;
       RST = 1'b0;
       #(PERIOD * 18);
       ENraf = 1'b1;
       ENgen = 1'b0;
       Enwrk = 1'b1;
       #(PERIOD * 18);
       ENraf = 1'b1;
       ENgen = 1'b1;
       Enwrk = 1'b1;
       RST = 1'b0;
       #(PERIOD * 27);
       ENraf = 1'b1;
       ENgen = 1'b1;
       Enwrk = 1'b0;
       RST = 1'b0;
       #(PERIOD * 3);
       ENraf = 1'b1;
       ENgen = 1'b1;
       Enwrk = 1'b1;
       RST = 1'b1;
       #(PERIOD * 3);
```

Рис. 14 - Тестовый файл первого класса для модуля CR 1

Данный тест проверяет работу модуля по следующему алгоритму:

- ullet Запись в FIFO до появления сигнала $full\ (ENraf=0\ Engen=1\ Enwrk=1\ RST=0)$
- Чтение из FIFO до появления сигнала empty (ENraf=1 Engen=0 Enwrk=1 RST=0)
- Чтение и запись FIFO до появления на выводе [7:0]bc максимального значения

```
(ENraf = 1 Engen = 1 Enwrk = 1 RST = 0)
```

- Запрет работы (ENraf = 1 Engen = 1 Enwrk = 0 RST = 0)
- Сброс максимального значения (ENraf = x Engen = x Enwrk = x RST = 1)

Проведем первый тест, его результат выглядит следующим образом:




Рис. 15 – Тестирование модуля CR 1 до сигнала full

Как мы видим, все работает корректно и данные выдаются до появления сигнала full. В bc данные не записываются т.к. он не активирован.

Теперь перейдем к следующему тесту:




Рис. 16 – Тестирования модуля CR_1 до сигнала empty

Система корректно показывает и на этом тесте, выдавая содержимое очереди до сигнала empty. В bc данные аналогично не попадают т.к. он не активирован.

Теперь запустим систему в стандартном для неё режиме работы:

Wave - Default =								*****								
≨ 1 ←	Msgs															
	1	\Box														
/tb_CR_1/u_CR_1/ENgen																
/tb_CR_1/u_CR_1/Enwrk	1															
/tb_CR_1/u_CR_1/RST	1															
/tb_CR_1/u_CR_1/ENraf	1															
	4	0	1 2													
L→ /tb_CR_1/u_CR_1/ss	0	0														
IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII	0	0														
/tb_CR_1/u_CR_1/full	0	_														
/tb_CR_1/u_CR_1/wrreq	1															
	38	92	56 1	13 (99) 7	(15 (3	61 (1	123 (119 (1	0 93 5	118 10	90 (5:	107 (8)	47 (99	(63 (1	27 (126 (1	5 (122 (1	6 (105
/tb_CR_1/u_CR_1/rdreq	0															\Box
/tb_CR_1/u_CR_1/empty																
_ ,	125	23		(92 (50	(113 (9	9 (71 (1	15 (30 (6:			3 59 1	18 109 90	(53) 10	7 [87 [4	7 (95 (6)		
E-4 /tb_CR_1/u_CR_1/bc	0	117						1	23						(12	7

Рис. 17 — Тестирование модуля CR 1 до максимального значения генератора

Как мы видим, система работает корректно и действительно сохраняет значение максимума.

Теперь проверим сигнал RST:




Рис. 18 — Тестирования модуля CR 1 на сигнале RST

На рисунке выше видно, что устройство корректно работает и с этими сигналами.

Стоит отметить, что во время тестирования выходы ss и dig оставались нулевыми. Это связано с тем, что модуле вывода данных на 7-сегментный индикатор стоит делитель, чтоб избавиться от мигания индикатора от частных обновлений. Его значение составляет около 10000, что много меньше количество тактов в тесте.

Изменим это, передав в него значение 1, чтоб при проверке на плате уже видеть нормальные сигналы.

2.4. Создание модуля для тестирования на плате

Перейдем непосредственно к тестированию на плате, для этого создадим следующий модуль, благодаря которому сможем менять входные значение, используя ISSPE и смотреть на результат, используя Signal Tap II:

```
CR_1 - db_CR_1.sv
module db_CR_1 (
  (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "23" *)
            ENgen:
            Enwrk;
           ENraf;
 bit [3:0] usedw;
 bit [6:0] ss;
 bit [4:1] dig;
 CR_1 u_CR_1 (
   .ENgen,
    .Enwrk,
   .ENraf.
    .usedw,
   .dig
  SP_unit u0 (
   .source ({ENgen, Enwrk, RST, ENraf}), // sources.source
    .source_clk(CLK)
endmodule
```

Рис. 19 – Модуль db для тестирования на плате

Его RTL Viewer приведен ниже:




Рис. 20 – RTL Viewer для тестового файла модуля CR 1

2.5. Настройка Signal Tap II

Для ввода значений в модуль будем использовать ISSP, там же будем смотреть результат. Дополнительно добавим Signal Tap II, в котором будем получать значения по изменению состояний и получать результат в виде названия состояния и адреса:




Рис. 21 – Настройка окна Signal Tap II

Для выхода ss создадим маску, чтоб смотреть значение, которое он выводит:




Рис. 22 – Мнемоническая таблица

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.



Рис. 23 – Временные характеристики устройства

2.6. Тестирование на плате средствами Signal Tap II

Теперь запустим и выполним проверку корректности работы программы на плате. Выполним загрузку разработанного модуля на плату и рассмотрим интересующие нас случаи:

Запись в FIFO до появления сигнала full (ENraf = 0 Engen = 1 Enwrk = 1 RST = 0):



Рис. 24 – Появление сигнала full при тестировании на плате

Чтение из FIFO до появления сигнала empty (ENraf = 1 Engen = 0 Enwrk = 1 RST = 0):



Рис. 25 – Появление сигнала empty при тестировании на плате

Чтение и запись FIFO до появления на выводе [7:0]bc максимального значения $(ENraf = 1 \ Engen = 1 \ Enwrk = 1 \ RST = 0)$:

	og: Trig (@ 2024/04/24 14:17:29 (0:0:9.0 elaps			
T	ype Alias	Name .	-22 -21 -20 -19 -18 -17 -16 -15	14 -13 -12 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 (1 2 3 4 5 6 7 8 9 10
	•	⊕ CR_1:u_CR_1 ss[60]	7 1 (0) 7 1 (0	X 7 X 1 X 0 X 3 X 2 X 1 X 0 X 3 X 2 X 1 X 0 X 3 X 2 X	1 0 3 2 1 0 7 2 1 0
	•	⊕ CR_1:u_CR_1 dig[41]	1h X 2h X 4h X 8h X 1h X 2h X 4h X 8h	X 1h X 2h X 4h X 8h X 1h X 2h X 4h X 8h X 1h X 2h X 4h X 8h X 1h X 2h X	4h X 8h X 1h X 2h X 4h X 8h X 1h X 2h X 4h X 8h
	•			2h	
	-	CR_1:u_CR_1 ENgen			
	•	CR_1:u_CR_1 RST			
		CR_1:u_CR_1 ENraf			
L		CR_1:u_CR_1 Enwrk			
	•	CR_1:u_CR_1 FIFO:u_fifo full			
		CR_1:u_CR_1 FIFO:u_fifo wrreq			
		1:u_CR_1 FIFO:u_fifo empty			
	-	CR_1:u_CR_1 FIFO:u_fifo rdreq			
	•	■:u_CR_1 FIFO:u_fifo q[7.0] •	56 X 113 X 99 X 71 X 15 X 30 X 61 X 12	X 119 X 110 X 93 X 59 X 118 X 109 X 90 X 53 X 107 X 87 X 47 X 95 X 63 X 127	126 X 125 X 122 X 116 X 105 X 83 X 38 X 76 X 24 X 48
		■:u CR 1 RaF:u RaF bc[70]	117	X 123	127

Рис. 26 – Появление значения 127 (максимального) при тестировании на плате

Запрет работы (ENraf = 1 Engen = 1 Enwrk = 0 RST = 0):

log:	log: Trig @ 2024/04/24 14:18:41 (0:0:0.1 etaps click to insert time bar							
Туре	Alias	Name	. 22 -21 -20 -19 -18 -17 -16 -15 -14 -13 -12 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 9	2				
-		CR_1:u_CR_1 ss[60]	<u> </u>					
-		€ CR_1:u_CR_1 dig[41]	<u>(1h </u>	8h_X				
-		* CR_1:u_CR_1 usedw[30]	2h					
*		CR_1:u_CR_1 ENgen						
*		CR_1:u_CR_1 RST						
*		CR_1:u_CR_1 ENraf						
*		CR_1:u_CR_1 Enwrk						
*		CR_1:u_CR_1 FIFO:u_fifo full						
*		CR_1:u_CR_1 FIFO:u_fifo wrreq						
-	Ш.	1:u_CR_1 FIFO:u_fifo empty						
*		CR_1:u_CR_1 FIFO:u_fifo rdreq						
-		:u_CR_1 FIFO:u_fifo q[70]	68					
-		:u_CR_1 RaF:u_RaF bc[70]	127					

Рис. 27 – Отключение работы при тестировании на плате

Сброс максимального значения (ENraf = x Engen = x Enwrk = x RST = 1):

log: Trig	@ 2024/04/24 14:19:30 (0:0:2.6 elaps		
Type Ati		-22 -21 -20 -19 -18 -17 -16 -15 -14 -13 -12 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1	9 7 2 3 4 5 6 7 8 9 10
-	⊕ CR_1:u_CR_1 ss[6.0]	<u> </u>	X 1 X 0 X 7 X 2 X 0
a	⊕ CR_1:u_CR_1 dig[41]	. 1h X 2h X 4h X 8h X 1h X 2h	X 4h X 8h X 1h X 2h X 4h X 8h X 1h X 2h X 4h X 8h
a	E CR_1:u_CR_1 usedw[30]	2h	
2	CR_1:u_CR_1 ENgen		
*	CR_1:u_CR_1 RST		
*	CR_1:u_CR_1 ENraf		
4	CR_1:u_CR_1 Enwrk		
*	CR_1:u_CR_1 FIFO:u_fifo full		
*	CR_1:u_CR_1 FIFO:u_fifo wrreq		
2	1:u_CR_1 FIFO:u_fifo empty		
2	CR_1:u_CR_1 FIFO:u_fifo rdreq		
a	■:u_CR_1 FIFO:u_fifo q[70]	68	
·	:u_CR_1[RaF:u_RaF bc[70]	127	X 0

Рис. 28 – Сброс при тестировании на плате

2.7. Создание модуля имплементации и запуск на плате

Как мы видим, все работает корректно. Раз устройство работает верно, перейдем к созданию модуля имплементации:

Как мы видим, все работает корректно. Раз устройство работает верно, перейдем к созданию модуля имплементации:

```
The module impl_CR_1 (

(* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "23" *)

input bit CLK,

(* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "46, 25, 24" *)

input bit [2:0] SM,

(* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "84, 76, 85, 77, 86, 133, 87" *)

output bit [5:0] SS,

(* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "84, 76, 85, 77, 86, 133, 87" *)

output bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "73, 89, 74, 83" *)

output bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

output bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:1] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:0] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:0] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:0] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:0] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:0] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "69, 78, 71, 72" *)

input bit [4:0] dig,

(* altera_attribute = "-name IO_STANDARD \"2.5-V\"", c
```

Рис. 29 – Модуль имплементации

Также не забудем выполнить изменения в модуле вывода значений на 7-сегментный индикатор, поставив делитель обратно на 10000. Выполним компиляцию и посмотрим на получившуюся RTL схему:




Рис. 30 – RTL Viewer для impl CR 1

Запишем получившуюся программу на плату. Результат работы продемонстрирован преподавателю.

3. Вывод

В результате выполнения курсовой работы была успешно осуществлена разработка заданного устройства с использованием System Verilog в качестве основного инструмента. Кроме того, произведено комплексное тестирование устройства как на симуляторе, так и на плате. Этот процесс охватывал все этапы разработки - от первоначального проектирования до завершения работы над полностью функциональным устройством, готовым к применению. Полученный результат свидетельствует о стабильной работоспособности разработанного устройства, что подтверждает успешное завершение проекта. Эти навыки разработки и тестирования электронных устройств могут быть полезными для будущих проектов в области аппаратной разработки, системной интеграции и производства электроники.