# Санкт-Петербургский политехнический университет Петра Великого Институт компьютерных наук и кибербезопасности Высшая школа компьютерных технологий и информационных систем

## Отчёт по лабораторной работе № 10

J	<b>Цисциплина</b> : .	Языки	описания	аппар	атных	средств	вычислит	ельных	систем.
_	<b></b>								

Выполнил студент гр. 5130901/10101	(подпись)	_ Д.Л. Симоновский
Руководитель	(подпись)	А.А. Федотов

"<u>01</u>" <u>ноября</u> 2023 г.

### Оглавление

1.	Задача:	2
•	=	
2.	Решение:	3
_,		
3.	Вывол:	. 10

### 1. Задача:

На языке Verilog разработать:

- Модуль ss\_cntr параметризированный модуль управления динамическим отображением для 4-разрядного 7-сегментного индикатора.
- Модуль lab\_2s оберточный модуль, осуществляющий подключение к выводам компонента ss\_cntr выводов, на плате; задание константных значений выводам компонента ss cntr; задание коэффициента деления счетчика.

#### Модуль ss cntr:

#### Входы:

- clk тактовый сигнал.
- rst n синхронный сброс, активный уровень 0.
- [3:0] A вход данных.
- [3:0] B вход данных.
- [3:0] С вход данных.
- [3:0] D вход данных.

#### Выходы:

- [6:0] ss выходы данных для 7-сегментного индикатора.
- [4:1] dig выходы управления включением разрядов 4-разрядного 7-сегментного индикатора.




Рис. 1.1. Структура устройства ss cntr.

#### Состав устройства:

- rst\_rg синхронизатор сигнала сброса, компонент должен содержать 2 последовательно включенных триггера.
- d rg компонент, содержащий 4 регистра для хранения 4-х наборов входных данных.
- MUX2 параметризированный мультиплексор 4(Nбит) =>1(N бит), реализованный как комбинационная схема. Параметр N разрядность мультиплексора (базовое значение = 4).
- b2ss преобразователь двоичного кода в 7-сегментный реализованный как комбинационная схема.
- cnt div счетчик-делитель с параметризированным коэффициентом деления.
- FSM конечный автомат, обеспечивающий управление блоком MUX и формирование сигналов включения разрядов 7-сегментного индикатора.




Рис. 1.2. Граф переходов модуля FSM.

- ss\_rg регистр хранения выходных данных 7-сегментного индикатора.
- dig rg регистр хранения сигналов управления 7-сегментного индикатора [4:1] dig).

#### Модуль lab 2s:

#### Входы:

- clk тактовый сигнал.
- rst n синхронный сброс, активный уровень 0.

#### Выходы:

- [6:0] ss выходы данных для 7-сегментного индикатора.
- [4:1] dig выходы управления включением разрядов 4-разрядного 7-сегментного индикатора.




Рис. 1.3. Структура устройства lab 2s.

#### Состав устройства:

• ss rst – компонент разработанного модуля.


### 2. Решение:

Реализуем каждое из устройств, начнем с FSM, это конечный автомат, граф которого приведен на Рис. 1.2, реализуем его следующим образом:

```
1
    module FSM
2
     中(
3
               input rst_ni, clk, ENA,
 4
               output reg [4:1] digi,
 5
               output reg [1:0] sel
 6
       );
8
       parameter S0 = 0, S1 = 1, S2 = 2, S3 = 3;
 9
       reg [1:0] state = S0;
10
11
     always @(posedge clk or negedge rst_ni) begin
12
               if (~rst_ni)
13
                       state <= S0;
14
               else if (ENA) case (state)
15
                       S0: state <= S1;
16
                       S1: state <= S2;
17
                       S2: state <= S3;
18
                       S3: state <= S0;
19
               endcase
20
       end
21
22
     always @(state) begin
     日日
23
               case (state)
24
                       S0: begin
25
                                digi = 4'b0001;
26
                                sel = 2'b00;
27
                       end
28
     中
                       S1: begin
29
                                digi = 4'b0010;
                                sel = 2'b01;
30
31
                       end
32
     中
                       S2: begin
                                digi = 4'b0100;
33
34
                                sel = 2'b11;
35
                       end
     中
36
                       S3: begin
37
                                digi = 4'b1000;
                                sel = 2'b10;
38
39
                       end
40
               endcase
41
       end
42
     L endmodule
43
```

Puc. 2.1. FSM на Verilog.

Выполним компиляцию и синтез, чтоб удостовериться, что схема действительно скомпилировалась, как конечный автомат:



Puc. 2.2. RTL Viewer.

Далее реализуем тестовый модуль FSM tb:

```
module FSM_tb ();
       reg rst_ni, clk, ENA;
 3
       reg [4:1] digi;
 4
       reg [1:0] sel;
 5
 6
       FSM FSM (rst_ni, clk, ENA, digi, sel);
 8
       localparam CLK_PERIOD = 20;
 9
10
     initial begin
               clk = 1'b0:
11
               forever #(CLK_PERIOD / 2) clk = ~clk;
12
13
       end
14
15
     function check (
16
               input[4:1] exp digi,
17
               input[1:0] exp_sel
     上);
18
19
20
               if (exp_digi != digi || exp_sel != sel) begin
                        $display("Expected: %d, %d\nReal: %d, %d", exp_digi, exp_sel, digi, sel);
21
                        $stop;
22
               end
23
       endfunction
24
25
26
     initial begin
27
               rst_ni = 1'bl;
28
               ENA = 1'b1;
               #CLK PERIOD
29
30
               check(4'b0010, 2'b01);
31
                #CLK_PERIOD
32
               check(4'b0100, 2'b11);
33
                #CLK_PERIOD
34
               check(4'b1000, 2'b10);
35
               ENA = 1'b0;
               #CLK PERIOD
36
               check(4'b1000, 2'b10);
37
               ENA = 1'b1:
38
39
                #CLK_PERIOD
40
                check(4'b0001, 2'b00);
41
                #CLK PERIOD
42
               check(4'b0010, 2'b01);
43
               rst_ni = 1'b0;
44
                # (CLK PERIOD / 10)
45
               check(4'b0001, 2'b00);
               rst ni = 1'bl;
46
47
                # (CLK_PERIOD / 10 * 9)
48
                check(4'b0010, 2'b01);
49
                $display("All tests have been passed!");
50
53
     L endmodule
```

Puc. 2.3. FSM tb на Verilog.

Это тест 2 класса, все ожидаемые значения записаны прямо в тесте, для удобства. Помимо самих переходов проверена работа входа ENA и rst\_ni. Все тесты выполняются корректно, wave выглядит следующим образом:



Puc. 2.4. Wave для FSM tb.

На ней видно, что модуль работает корректно, в том числе асинхронный сброс. Далее реализуем модуль MUX:

```
module MUX
 2
       \# (parameter N = 4)
     白 (
 3
 4
                input [N - 1:0] Ai, Bi, Ci, Di,
 5
                input [1:0] sel,
 6
                output reg [N - 1:0] mo
 7
       );
 8
 9
       always @*
10
                case (sel)
11
                         2'b10: mo <= Ai;
12
                         2'b11: mo <= Bi;
13
                         2'b01: mo <= Ci;
14
                         2'b00: mo <= Di;
15
                endcase
16
      L endmodule
17
```

Puc. 2.5. MUX на Verilog.

Этот модуль выполнен в соответствии с этой схемой:





Рис. 2.6. Схема модуля МИХ.

Удостоверимся, что полученная схема действительно комбинационная, как этого требует задание:



Puc. 2.7. RTL Viewer модуля MUX.

Выполним тестирование этого модуля, используя тестовый модуль MUX tb:

```
pmodule MUX_tb ();
        localparam N = 4;
        reg [N - 1:0] Ai, Bi, Ci, Di;
3
        reg [1:0] sel;
reg [N - 1:0] mo;
4
5
6
7
8
9
        MUX #(.N(N)) MUX2 (Ai, Bi, Ci, Di, sel, mo);
        reg [N - 1:0] excepted_result;
10
        integer input_file, answers_file, char_1, char_2;
11
      initial begin
                 define eof 32'hffff_ffff
input_file = $fopen("input_file.txt", "r");
13
14
15
16
17
                 answers_file = $fopen("except_output.txt", "r");
                 char_1 = $fgetc(input_file);
char_2 = $fgetc(answers_file);
18
                 while (char_1 != `eof && char_2 != `eof) begin
                          19
20
21
22
23
24
25
26
27
28
                          $fscanf(answers_file, "%b", excepted_result);
                          if (excepted_result != mo) begin
30
31
                                    $display("Incorrect output:\nExcepted: %b\nActual: %b", excepted_result, mo);
                                    $stop;
32
                          end
33
34
35
36
                          char_1 = $fgetc(input_file);
char_2 = $fgetc(answers_file);
                 $display("All test have been passed!");
37
38
39
                 $fclose(input_file);
                 $fclose(answers_file);
40
                 $stop;
        endmodule
```

Рис. 2.8. Тестовый модуль MUX tb.

Данный тестовый модуль берет значения из входного файла и сравнивает со значением из выходного. Модуль MUX работает корректно, все ожидаемые данные совпали с реальными. Wave выглядит следующим образом:

Wave - Default								 ,,,,,,								
<b>4</b> -	Msgs															
<b>II</b> - <b>♦</b> /MUX_tb/Ai	1111	(0000										HH				
<b>≖</b> - /MUX_tb/Bi	1111	0010					10000					1111				
<b>±</b> - /MUX_tb/Ci	1111	1100					[0000					HH				
<b>-</b> → /MUX_tb/Di	1111	1010					10000					1111				
<b>±</b> - /MUX_tb/sel	11	00	01	10		11	.00	01	1	0	11	00	01	10	11	
<b>II</b> → /MUX_tb/mo	1111	1010	1100	[000	00	0010	[0000					1111				
/MUX_tb/excepted	1111	1010	1100	[000	00	0010	[0000					1111				

Puc. 2.9. Wave для MUX tb.

Реализуем модуль ss rg:

```
module ss_rg
2
3
               input [6:0] ssi,
4
               input clk,
5
               input rst_ni,
6
              output reg [6:0] ss
      );
8
9
    always @(posedge clk) begin
10
              if (~rst_ni)
11
                       ss <= 1'b0;
12
               else
13
                       ss <= ssi;
14
15
     endmodule
```

*Puc. 2.10. ss\_rg на Verilog.* Реализуем модуль dig rg:

```
무 module dig_rg
무 (
2
               input [4:1] digi,
4
               input clk,
5
               input rst_ni,
6
              output reg [4:1] dig
      );
8
     🛱 always @(posedge clk) begin
10
              if (~rst_ni)
                      dig <= 1'b0;
11
12
              else
13
                       dig <= digi;
14
      end
15
     endmodule
```

Puc. 2.11. dig rg на Verilog.

Реализуем модуль d rg:

```
p module d_rg
3
               input [3:0] A, B, C, D,
               input clk, rst_ni,
4
5
              output reg [3:0] Ai, Bi, Ci, Di
6
      );
    always @(posedge clk) begin
8
9
              if (~rst_ni)
10
                       {Ai, Bi, Ci, Di} <= 1'b0;
11
              else
                       {Ai, Bi, Ci, Di} <= {A, B, C, D};
12
13
     endmodule
15
```

Puc. 2.12. d\_rg на Verilog.

```
Mодуль rst_rg взят из lab_1s:
 3
               input clk, rst_n,
 4
               output reg rst_n_i
 5
      );
 6
 7
       reg rst_temp;
 8
 9
     always @(posedge clk) begin
10
               rst_temp <= rst_n;
11
               rst_n_i <= rst_temp;
12
       end
13
     endmodule
```

Puc. 2.13. rst rg на Verilog.

Модуль b2ss возьмем из lab3 2:

```
module b2ss
                            input [3:0] a,
                           output reg [6:0] d7seg
  5
  6
7
8
            reg [6:0] ss_arr[15:0];
         initial begin
 10
                           ss_arr[0] = 7'h3F; //0
                           ss_arr[1] = 7'h06; //1
ss_arr[2] = 7'h5B; //2
12
                           ss_arr[3] = 7'h4F; //3
13
14
15
                           ss_arr[3] = ''n4r; //3
ss_arr[4] = 7'h66; //4
ss_arr[5] = 7'h6D; //5
ss_arr[6] = 7'h7D; //6
ss_arr[7] = 7'h07; //7
16
17
                           ss_arr[8] = 7'h7F; //8
ss_arr[9] = 7'h6F; //9
18
19
20
21
22
                           ss_arr[10] = 7'h77; //A
ss_arr[11] = 7'h7C; //B
ss_arr[12] = 7'h39; //C
                           ss_arr[13] = 7'h5E; //D
ss_arr[14] = 7'h79; //E
ss_arr[15] = 7'h71; //F
23
24
25
26
27
28
             assign d7seg = ss_arr[a];
```

Puc. 2.14. b2ss на Verilog.

Модуль cnt div возьмем из lab 1s:

```
#(parameter N = 5)
                input clk, rst,
5
                output reg ena
6
7
8
9
       integer counter = 0;
       always @(posedge clk)
               if (~rst) begin
11
12
13
14
15
16
17
                        counter <= 0;
                         ena <= 0;
                        if (counter == N - 1) begin
                                 counter <= 0;
                         end else begin
19
                                 counter <= counter + 1;</pre>
20
21
                         end
     endmodule
```

Puc. 2.15. cnt div на Verilog.

Создадим структурное описание модуля ss\_cntr:

```
module ss_cntr
# (parameter divider = 5)
                 input [3:0] A, B, C, D,
                 input clk, rst_n,
output reg [6:0] ss,
output reg [4:1] dig
 5
 8
       );
 9
10
11
12
        reg rst ni;
        rst_rg rst_rg (clk, rst_n, rst_ni);
13
14
        reg ENA;
15
16
17
18
        reg [3:0] Ai, Bi, Ci, Di;
        cnt div #(.N(divider)) cnt div (clk, rst ni, ENA);
        d_rg d_rg (A, B, C, D, clk, rst_ni, Ai, Bi, Ci, Di);
19
20
21
22
23
        reg [1:0] sel;
        reg [4:1] digi;
        FSM FSM (rst ni, clk, ENA, digi, sel);
24
25
26
27
28
        MUX MUX2 (Ai, Bi, Ci, Di, sel, mo);
29
        reg [6:0] ssi;
30
31
        b2ss b2ss (mo, ssi);
32
        ss_rg ss_rg (ssi, clk, rst_ni, ss);
33
        dig_rg dig_rg (digi, clk, rst_ni, dig);
        endmodule
```

Puc. 2.16. ss cntr на Verilog.


Это параметризированное устройство, где параметр – коэффициент деления.

Реализуем модуль-обертку lab 2s:

```
module lab_2s
     #(parameter divider = 5)
 3
 4
               (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "23" *)
 5
               input clk,
               (* altera attribute = "-name IO STANDARD \"2.5-V\"", chip pin = "64" *)
 6
               input rst n,
               (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "84, 76, 85, 77, 86, 133, 87" *
 8
 9
               output reg [6:0] ss,
               (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "73, 80, 74, 83" *)
10
               output reg [4:1] dig
12
13
14
       ss_cntr #(divider) ss_cntr (4'hF, 4'h7, 4'h3, 4'h0, clk, rst_n, ss, dig);
15
     - endmodule
16
```

Puc. 2.17. lab 2s на Verilog.

Выполним компиляцию и получим следующую схему на RTL Viewer:




Puc. 2.18. RTL Viewer для lab 2s.

Создадим тест 1 класса для этого модуля:

```
module lab_2s_tb ();
        reg clk, rst_n;
        req [6:0] ss;
 5
        reg [4:1] dig;
        lab_2s #(5) lab2_s (clk, rst_n, ss, dig);
        localparam CLK_PERIOD = 20;
10
      🛱 initial begin
11
                 clk = 1'b0;
12
                 forever #(CLK_PERIOD / 2) clk <= ~clk;
13
        end
14
15
16
17
18
19
     initial begin
                 rst_n = 1'b1;
#(CLK_PERIOD * 50)
                 rst n = 1'b0:
                 # (CLK_PERIOD * 10)
20
                 # (CLK_PERIOD * 10)
21
22
23
        end
      L endmodule
```

Puc. 2.19. lab\_2s\_tb на Verilog.

Запустим его и получим следующую Wave:



Puc. 2.20. Wave для модуля lab 2s tb.

Устройство работает в соответствии с ожиданиями.

### 3. Вывод:

В ходе лабораторной работы было разработано устройство для динамической индикации на семисегментном индикаторе. Данное устройство позволяет выводить любое значение на индикатор.

Устройство было протестировано как в лаборатории на стенде, так и с использованием тестовых модулей, которые продемонстрировали корректность разработанной схемы.

Видно, что язык Verilog сильно упрощает разработку таких сложных устройств, по сравнению с вводом схем, используя блочную диаграмму. Так же ModelSim позволяет провести более комплексное тестирование устройства, что также ускоряет разработку.