Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа компьютерных технологий и информационных систем

# Отчёт по лабораторной работе Lab\_PD4

Дисциплина: Автоматизация проектирования дискретных устройств (на английском языке)

Выполнил студент гр. 5130901/10101		М.Т. Непомнящи	
<u>-</u>	(подпись)		
Руководитель		А.А. Федотов	
	(подпись	)	

## Оглавление

1.	38	адание	5
2.	X	од работы	6
	2.1.	Создание описания модулей	6
	Co	вдание модуля my_master	6
	Co	здание модуля my_slave	9
	Co	здание модуля my_Dslave	.10
	OTJ	пичие my_slave от my_Dslave	.10
	Пр	инцип работы системы	.10
	2.2.	Создание проекта	.11
	Ha	чало работы в PD	.11
	2.3.	Настройка сигналов	.14
	Had	стройка clk	.14
	2.4.	Подключение сигналов	.14
	По,	дключение тактового сигнала	.14
	По,	дключение сигнала Reset	.15
	2.5.	Подключение Avalon-MM интерфейсов	.15
	2.6.	Экспорт выводов	.17
	2.7.	Анализ системы	.17
		оверка блока	
	Ан	ализ с помощью Schematic	.19
	Ген	нерация системы	
	2.8.	Подключение файлов к проекту	.20
3.		естирование проекта	
	3.1.	1 1 "	
		здание тестового файла	
		муляция средствами ModelSim	
		менение тестового файла	
	Си	муляция средствами ModelSim (все значения)	
	3.2.		
		здание файла для отладки	
		стройка Signal Tap II	
	Tec	стирование на плате средствами Signal Tap II	
1	$\mathbf{P}$	LIBOT	27

# Список иллюстраций

Рис. 1 – Структура проекта	5
Рис. 2 – Модуль my_master	6
Рис. 3 – Схема конечного автомата	7
Рис. 4 – Модуль my_master в RTL Viewer	8
Рис. 5 – Схема конечного автомата в State Machine Viewer	8
Рис. 6 – Модуль my_slave	9
Рис. 7 – Модуль my_slave в RTL Viewer	9
Рис. 8 – Модуль my_Dslave	10
Рис. 9 – Модуль my_slave в RTL Viewer	10
Рис. 10 – Исходное окно PD	11
Рис. 11 – Закладка Component Type в New Component	11
Рис. 12 – Закладка Files в New Component	11
Рис. 13 – Выбор файла для симуляции	12
Рис. 14 – Закладка Signals & Interfaces в New Component (master)	12
Рис. 15 – Проверка успешного добавления мастера в проект	12
Рис. 16 – Закладка Signals & Interfaces в New Component (slave)	13
Рис. 17 – Закладка Signals & Interfaces в New Component (Dslave)	13
Рис. 18 – Проверка успешности добавления модулей	13
Рис. 19 – Добавление модулей в систему	14
Рис. 20 – Настройка компонента clk	14
Рис. 21 – Подключение тактового сигнала (1)	15
Рис. 22 – Подключение тактового сигнала (2)	15
Рис. 23 – Подключение сигнала Reset	15
Рис. 24 – Подключение Avalon-MM интерфейсов	16
Рис. 25 – Фиксация адресов	16
Рис. 26 – Назначение правильных адресов для компонентов	16
Рис. 27 – Проверка корректности адресов	17
Рис. 28 – Экспорт выводов	17
Рис. 29 – Символ системы	18
Рис. 30 – Анализ проблемных подключений	18
Рис. 31 – Show System with QSYS Interconnect	18
Pиc. 32 – Schematic	19
Рис. 33 – Предустановки окна Genreration	19
Рис. 34 – Проверка успешности генерации HDL	19
Рис. 35 – Подключение файлов к проекту	20
Рис. 36 – Синтаксис файла lab_PD4_top.sv	20
Рис. 37 – Схема проекта в RTL Viewer	20
Рис. 38 – Тестовый файл tb_ lab_PD4_top.sv	
Рис. 39 – Тестовый файл tb_lab_PD2_top.sv	21
Рис. 40 – Моделирование проекта средствами ModelSim	22
Рис. 41 – Изменённый тестовый файл	
Рис. 42 — Молелирование проекта средствами ModelSim (все значения)	23

Рис. 43 – Файл для отладки модуля верхнего уровня	24
Рис. 44 – Схема проекта с добавлением SP_unit в RTL Viewer	24
Рис. 45 – Сигналы логического анализатора	25
Рис. 46 – Настройка окна Signal Tap II	25
Рис. 47 — Временные характеристики устройства	25
Рис. 48 – Настройка окна In-System Sources and Probe Editor	26
Рис. 49 – Результат SignalTap II	26

## 1. Задание

Средствами Platform Designer создать структуру проекта, представленную на рисунке ниже:




Рис. 1 – Структура проекта

Устройство, которое содержит master и 3 slave: 2 модуля my\_slave и 1 модуль my Dslave (default slave)

Master получает некоторые данные через Conduit, через 8-разрядный интерфейс мастер осуществляет адресный доступ к одному из slave'ов, настраивает соответственно slave's, либо что-то в них записывает, каждый из slave'ов имеет в себе Conduit, который помогает посмотреть на выводе slave'а то, что мы туда записали из мастера.

## 2. Ход работы

## 2.1. Создание описания модулей

Согласно структуре системы, представленной на Рис. 1, создадим описания модулей my master, my slave и my Dsalve:

Создание модуля my\_master

```
lab_PD4 - my_master.sv
timescale 1ns/1ns
module my_master (
   input bit
                    csi_clk,
                    rsi_reset,
   output bit [7:0] avm_m0_address,
   output bit
                    avm_m0_write,
   output bit [7:0] avm_m0_writedata,
                   avm_m0_waitrequest, // MM master waitrequest
   input bit [7:0] coe_c0_DA
   typedef enum bit [1:0] {initSM, del1, wr1D, del2} fsm_type;
   fsm_type fsm_MM;
   bit [7:0] cnt_intA;
   always_ff @(posedge csi_clk) begin
       if (rsi_reset) begin
            fsm_MM <= initSM;</pre>
           cnt_intA <= 8'd0;</pre>
           case (fsm_MM)
                initSM: fsm_MM <= del1;</pre>
               del1: fsm_MM <= wr1D;</pre>
               wr1D:
                       if (avm_m0_waitrequest)
                            fsm_MM <= wr1D;
                            fsm_MM <= del2;
                            fsm_MM <= initSM;</pre>
                            cnt_intA <= cnt_intA + 8'd1;</pre>
       case (fsm_MM)
           wr1D:
                                    = cnt_intA;
                   avm m0 address
                    avm_m0_write
                                       = 1'd1;
                    avm_m0_writedata = cnt_intA + coe_c0_DA;
                   avm_m0_address
                                       = 8'd255;
                    avm_m0_write
                    avm_m0_writedata = 8'd255;
```

Рис. 2 – Модуль my master

Модуль my\_master функционирует как главное устройство в системе Avalon Memory-Mapped (MM). Он управляет передачей данных от мастера к другим компонентам.

Модуль работает на основе конечного автомата (FSM), который. FSM имеет четыре состояния: initSM, del1, wr1D, del2.

- initSM: Начальное состояние.
- del1: Задержка для ожидания данных от мастера Avalon MM (чтобы отделить циклы записи по шине, это не обязательно, но так будет наглядно при просмотре waveform).
- wr1D: Ожидание завершения операции записи данных от мастера Avalon MM.
- del2: Дополнительная задержка после завершения операции записи.




Рис. 3 – Схема конечного автомата

В состоянии wr1D, когда мастер отправляет данные на запись, модуль устанавливает значения выходных сигналов avm\_m0\_address, avm\_m0\_write, avm\_m0\_writedata в соответствии с требуемыми операциями записи.

Пока операция записи выполняется (avm\_m0\_waitrequest == 1), FSM остаётся в состоянии wr1D, ожидая окончания операции записи.

Когда операция записи завершается (когда avm\_m0\_waitrequest == 0), FSM переходит в состояние del2, где инкрементируется счётчик cnt intA.

Значение счётчика cnt\_intA выводится через сигнал сое\_c0\_DA для передачи его другим компонентам через интерфейс Conduit.

\*Conduit обеспечивает канал связи между различными компонентами системы, что позволяет им обмениваться данными и взаимодействовать друг с другом.

Таким образом, модуль my\_master обеспечивает правильную передачу данных от мастера к другим устройствам в системе (my\_slave и my\_Dslave).

## Схема master средствами RTL Viewer будет выглядеть следующим образом:




Рис. 4 – Модуль my\_master в RTL Viewer

Также, откроем State Machine Viewer и убедимся в правильности построенного автомата:




Рис. 5 – Схема конечного автомата в State Machine Viewer Схема конечного автомата удовлетворяет той, что представлена на Рис. 3.

#### Создание модуля my\_slave

```
lab_PD4 - my_slave.sv
`timescale 1ns/1ns
module my_slave (
                     csi_clk, // clocl clk
                     rsi_reset, // reset reset
    input bit [7:0] avs_s0_writedata, // MM Slave writedata
                     avs_s0_write, // MM Slave write
                     avs_s0_waitrequest, // MM Slave wairequest
    output bit [7:0] coe_s0_Dout
   bit [7:0] rg_DATA;
    assign avs_s0_waitrequest = 1'b0;
    always_ff @(posedge csi_clk) begin
       if (rsi_reset)
           rg_DATA <= 8'd0;
       else if (avs_s0_write)
           rg_DATA <= avs_s0_writedata;
   end
    assign coe_s0_Dout = rg_DATA;
```

Рис. 6 – Модуль my slave

Модуль my\_slave в интерфейсе Avalon Memory-Mapped (MM) функционирует как подчинённое устройство, принимая данные от мастера и передавая их через выходной сигнал сое s0 Dout.

Он использует тактовый сигнал csi\_clk для синхронизации операций и сигнал сброса rsi reset для инициализации внутренних состояний.

Модуль содержит 8-битный регистр данных rg\_DATA, который обновляется при каждом положительном фронте csi\_clk, если активирован сигнал записи avs\_s0\_write. При активации сигнала сброса регистр rg\_DATA сбрасывается в ноль.

Данные, хранящиеся в регистре rg\_DATA, передаются через выходной сигнал coe\_s0\_Dout. Сигнал avs\_s0\_waitrequest всегда устанавливается в ноль, что означает отсутствие запроса на ожидание со стороны подчинённого устройства.

Посмотрим, как выглядит диаграмма этого модуля в RTL Viewer:




Рис. 7 – Модуль my slave в RTL Viewer

#### Создание модуля my Dslave

```
lab_PD4 - my_Dslave.sv
`timescale 1ns/1ns
                    csi_clk, // clocl clk
  input bit
                    rsi_reset, // reset reset
  MM Slave
   input bit [7:0] avs_s0_writedata, // MM Slave writedata
                    avs_s0_write, // MM Slave write
  output bit
                    avs_s0_waitrequest, // MM Slave wairequest
  output bit [7:0] coe_s0_Dout
  bit [7:0] cnt_;
   assign avs_s0_waitrequest = 1'b0;
   always_ff @(posedge csi_clk) begin
      if (rsi_reset)
          cnt_ <= 8'd0;
       else if (avs_s0_write)
  assign coe_s0_Dout = cnt_;
```

Рис. 8 – Модуль my Dslave

Модуль my\_Dslave является простым устройством в системе, которое принимает данные от мастера Avalon MM и передаёт их через интерфейс Conduit. Когда мастер отправляет данные, my\_Dslave сохраняет их во внутреннем регистре и затем передаёт через выходной порт coe\_s0\_Dout через интерфейс Conduit без каких-либо изменений. Это позволяет эффективно передавать данные от мастера Avalon MM к другим частям системы, используя my\_Dslave в качестве посредника, без необходимости дополнительной обработки или изменений данных.




Рис. 9 – Модуль my slave в RTL Viewer

#### Отличие my slave от my Dslave

Mодули my\_slave и my\_Dslave оба выполняют функцию обработки данных в системе, но есть несколько ключевых различий между ними.

Если обычный slave просто записывает то, что пришло на шину write\_data, то Dslave будет хранить число обращений к нему

#### Принцип работы системы

Таким образом, автомат берёт данные с Conduit'a, выдает их на шину master (с 0 по 255 такты цикла), м/у записями (когда не write), формирует признаки того, что он не работает, выдавая 255, когда работает, выдаёт 1.

## 2.2. Создание проекта

#### Начало работы в PD

Откроем PD и сохраним систему:




Рис. 10 – Исходное окно PD

Через строчку New Component импортируем модули, созданные paнее (my\_master, my slave, my Dslave):




Рис. 11 – Закладка Component Type в New Component




Рис. 12 – Закладка Files в New Component



Рис. 13 – Выбор файла для симуляции




Рис. 14 – Закладка Signals & Interfaces в New Component (master)

Убедимся в том, что модуль my\_master был успешно добавлен в проект:




Рис. 15 – Проверка успешного добавления мастера в проект

Теперь проведём аналогичные действия для модулей my slave и my Dslave:




Рис. 16 – Закладка Signals & Interfaces в New Component (slave)




Рис. 17 – Закладка Signals & Interfaces в New Component (Dslave)




Рис. 18 – Проверка успешности добавления модулей

New... Edit... + Add...

Согласно схеме устройства на Рис. 1 добавим необходимые модули из тех, которые были только что нами созданы и проверим, что система выглядит следующим образом:




Рис. 19 – Добавление модулей в систему

## 2.3. Настройка сигналов

#### Настройка clk

Зададим значение Reset synchronous edges = Deassert




Рис. 20 – Настройка компонента clk

#### 2.4. Подключение сигналов

#### Подключение тактового сигнала

Выделим интерфейс clk компонента clk\_0, и, открыв его соединения, выберем подключение ко всем тактовым входам:




Рис. 21 – Подключение тактового сигнала (1)

Переименуем сигналы и выполним Filter  $\rightarrow$  Clock and Reset Interfaces, убедимся, что соединения выполнены корректно:




Рис. 22 – Подключение тактового сигнала (2)

#### Подключение сигнала Reset

Выполним System → Create Global Reset Network и убедимся, что система выглядит корректно, сигнал Reset подключен:




Рис. 23 – Подключение сигнала Reset

## 2.5. Подключение Avalon-MM интерфейсов

Выполним Filter → Avalon-MM Interfaces и выберем соединения так, как показано на картинке ниже




Рис. 24 – Подключение Avalon-MM интерфейсов

В столбце Default Slave (добавлен через ПКМ), поставив галочку, тем самым выполнив chek box:




Рис. 25 – Фиксация адресов

Компоненту my\_slave\_1.s0 назначим базовый адрес = 1, а компоненту my\_slave\_1.s0 – базовый адрес = 2. После этого зафиксируем адреса (замочек), система будет выглядеть следующим образом:




Рис. 26 – Назначение правильных адресов для компонентов

Вкладка Address Мар будет выглядеть следующим образом:

System Contents	83 <b>III A</b>	ddress Map	X	Interconnect Requirements	E3
System: lab_PD4 Path: my_Dslave					
		my_master.	m0		
my_Dslave.s0		default			
my_slave_1.s0		0x0001 -	0x	0001	
my_slave_2.s0		0x0002 -	0x	0002	

Рис. 27 – Проверка корректности адресов

Запомним базовые адреса:

- my slave 1.s0 = 1,
- $my_slave_2.s0 = 2$ .

\*Позже он будут указываться при настройке модулей my\_slave\_1 и my\_slave\_2 соответственно

### 2.6. Экспорт выводов

Проведём экспорт выводов путём задания имён для выделенных модулей в столбце Export (значения data\_d, d\_slave, did\_slave и def\_slave в соответствующем столбце выделенных строк):




Рис. 28 – Экспорт выводов

Проверим, что окно сообщений не содержит ошибок и пре

#### 2.7. Анализ системы

#### Проверка блока

Выполним View  $\rightarrow$  Block Symbol и убедимся в том, что символ системы построен правильно:




Рис. 29 – Символ системы

Выполним View → Clock domains Beta, выберем режим отображения Reset. Заметим, что проблемных подключений не выявлено:




Рис. 30 – Анализ проблемных подключений

Выполним команду System  $\rightarrow$  Show System with PD Interconnect (Show System with QSYS Interconnect). Проверим, был добавлен только модуль mm interconnect 0.




Рис. 31 – Show System with QSYS Interconnect

#### Анализ с помощью Schematic

Выполним View → Schematic, в качестве фильтра введём in и убедимся в том, что система синхронизации и каналы ST системы подключены верно:




Рис. 32 – Schematic

#### Генерация системы

Выполним PD → Generate HDL и укажем следующие предустановки для генерации:




Рис. 33 – Предустановки окна Genreration

Удостоверимся в том, что генерация прошла успешно:




Рис. 34 – Проверка успешности генерации HDL

## 2.8. Подключение файлов к проекту

Подключим файлы к проекту в Quartus




Рис. 35 – Подключение файлов к проекту

Синтаксис файла lab PD4 top.sv:

```
lab_PD4 - lab_PD4 _top.sv
`timescale 1ns/1ns
module lab_PD4_top (
    input bit reset,
    input bit [7:0] data_d,
    output bit [7:0] dd_slave,
    output bit [7:0] d_slave,
    output bit [7:0] def_slave,
    lab_PD4 lab4_sys_inst (
        .clk_clk
                           (clk),
        .reset_reset_n
                           (reset),
        .def_slave_export (def_slave),
        .dd_slave_export (d_slave),
        .d_slave_export
                           (d_slave),
        .data_d_export
                           (data_d)
endmodule
```

Рис. 36 – Синтаксис файла lab PD4 top.sv

Выполним анализ и синтез проекта средствами QP и убедимся в правильности схемы средствами RTL Viewer:



Рис. 37 – Схема проекта в RTL Viewer

Можем увидеть, что полученная в RTL Viewer схема совпадает с той, что была задана по условию (в зелёном блоке отображается тот фрагмент системы, который был создан средствами PD).

## 3. Тестирование проекта

## 3.1. Тестирование средствами ModelSim

### Создание тестового файла

Добавим тест первого класса для созданного проекта:

```
lab_PD4 - tb_lab_PD4_top.sv
 `timescale 1ns/1ns
module tb_lab_PD4_top ();
    bit clk,
    bit reset,
    bit [7:0] data_d,
    bit [7:0] dd_slave,
    bit [7:0] d slave,
    bit [7:0] def_slave
assign data_d = 8'd6;
always #10 clk = ~ clk;
initial begin
    #20;
    reset = 1'b1;
    reset (4*9) @(negedge clk);
    $stop;
    lab_PD4 Lab4_sys_inst (.*);
endmodule
```

Рис. 38 – Тестовый файл tb lab PD4 top.sv

Укажем созданный файл в качестве основного тестового файла, который будет выполняться при симуляции средствами ModelSim:




Рис. 39 – Тестовый файл tb\_lab\_PD2\_top.sv

#### Симуляция средствами ModelSim

Выполним компиляцию проекта средствами ModelSim. Для этого запустим wave.do файл:




Рис. 40 – Моделирование проекта средствами ModelSim

Изначально сигнал reset был равен 0, сделали его = 1, устройство начало работать. **master** выставляет адрес 0 и пытается записать туда 6 (это данные, которые находятся на шине writedata).

#### 1) Адрес 0:

**slave\_1** и **slave\_2** не смогли распознать сигнал (мы это поняли так как в соответствующей им строке write значение сигнала по прежнему = 0) => сигнал теперь принадлежит (будет записан в) **Dslave** (в этот slave всегда происходит запись, когда остальные не смогли распознать сигналы, т. к. данные передаются прямо с шины, перед этим проходя через slave\_1 и slave\_2). Заметим, что после того, как произошла запись Dout принимает значение = 1. Это связано с тем, что нам не интересно, что записывается в **Dslave**, поэтому на выход просто поставлен счётчик, который увеличивается каждый раз, когда мы что-то выводит на этот slave.

#### Адрес 1:

Адрес 1 был распознан slave\_1 (write = 1) => сигнал теперь принадлежит slave\_1. При этом до slave\_2 и Dslave уже этот сигнал не дойдёт (сигнал идёт в порядке slave\_1  $\rightarrow$  slave\_2  $\rightarrow$  Dslave и, если распознаётся каким-то из сигналов, то дальше не идёт).

#### 3) Адрес 2:

Адрес 2 не был распознан **slave\_1**, но был распознан **slave\_2** (write = 1), происходит запись в **slave\_2** 

#### 4) Адрес 3:

Адрес 3, как и первый, не был распознан **slave\_1** и **slave\_2**, происходит запись в **Dslave** значения счётчика +1.

5) Оставшиеся от 255 значения, которые не принадлежат, ни slave\_1, ни slave\_2, отправляются на Dslave.

<sup>\*</sup>За тем, какие данные куда и когда записались удобно следить последним 4 сигналам блока Esported (верхний блок перед my master).

#### Изменение тестового файла

Изменим тест таким образом, чтобы он обеспечивал генерацию числа тактовых сигналов, необходимых для формирования master'ом шине Avalon-MM 260 сигналов, для этого изменим тестовый файл следующим образом (на 14-й строке вместо 9 поставим 260):

Рис. 41 – Изменённый тестовый файл

#### Симуляция средствами ModelSim (все значения)

Получившаяся wave будет во много раз больше, т. к. в ней отображается больше значений, чтобы было наглядно рассмотрим только последнюю её часть, которая представлена на ниже:




Рис. 42 – Моделирование проекта средствами ModelSim (все значения)

Заметим, что временная диаграмма работает корректно. После записи 255 чисел в writedata мастера, значения пошли снова от 0 до 255. К моменту, когда значение стало равно 6, адрес сбросился и тоже начал идти с 0. Таким образом, цикл завершился и дальше происходит запись чисел аналогично тому, как показано на Рис. 40. Таким образом, число 7 по адресу 1 записалось в slave\_1, число 8 по адресу 2 записалось в slave\_2 и т. д.

Заметим, что за всё это время к модулю Dslave было 256 + 1 обращений = 257. Здесь 256 — это предпоследнее значение в сое\_s0\_Dout, которое увеличивалось на 1 при каждом новом обращении к Dslave, a + 1, т. к. в самом конце сое\_s0\_Dout обнулился из-за ещё одного обращения.

## 3.2. Тестирование средствами Signal Tap II

#### Создание файла для отладки

Создадим файл db\_lab\_PD4\_top.sv для отладки модуля lab\_PD4\_top:

```
lab_PD4 - db_lab_PD4_top.sv

itimescale ins/ins
module db_lab_PD4_top (
    (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "23" *)
    input bit clk

);
bit reset;
bit [7:0] data_d;
bit [7:0] dd_slave;
bit [7:0] def_slave;

ibit [7:0] def_slave;

SP_unit SP_unit_inst (
    .source ( {reset, data_d} ),
    .source_clk (clk)

);
lab_PD4_top lab_PD4_top_inst (.*);
endmodule
```

Рис. 43 – Файл для отладки модуля верхнего уровня

Создадим модуль ISSPE, укажем файл db\_lab\_PD4\_top.sv файлом верхнего уровня и убедимся в том, что схема, получаемая в результате компиляции, будет верной:




Рис. 44 — Схема проекта с добавлением SP\_unit в RTL Viewer Как видно из схемы SP\_unit добавлен корректно.

### Настройка Signal Tap II

Выберем сигналы для логического анализатора:




Рис. 45 – Сигналы логического анализатора

Настроим окно Signal Tap II так, как показано на рисунке ниже:




Рис. 46 – Настройка окна Signal Tap II

#### Тестирование на плате средствами Signal Tap II

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.




Рис. 47 – Временные характеристики устройства

Выполним настройку окна In-System Sources and Probe Editor:




Рис. 48 – Настройка окна In-System Sources and Probe Editor

Теперь запустим и выполним проверку корректности работы программы на плате. Выполним загрузку разработанного модуля на плату и запустим тестирование:



Рис. 49 – Результат SignalTap II

Полученная временная диаграмма совпадает с той, что была получена в ходе тестирования проекта средствами ModelSim (Рис. 40 — Рис. 42). Данные поступают и передаются на приёмник корректно.

## 4. Вывод

В ходе лабораторной работы было создано устройство, включающее мастер Avalon ММ и три слейва - два модуля my\_slave и один модуль my\_Dslave. Мастер осуществляет адресный доступ к слейвам и управляет передачей данных. Слейвы принимают данные от мастера и, в зависимости от адреса, либо сохраняют их, либо передают дальше.

Преимущество такого устройства заключается в его гибкости и расширяемости. Мастер может направлять данные на различные устройства в зависимости от их адреса, а слейвы могут быть легко добавлены или удалены по мере необходимости. Это делает систему универсальной и адаптивной к различным потребностям.

Такие устройства широко используются во встраиваемых системах, где требуется управление и обмен данными между различными компонентами. Примерами могут служить устройства для управления промышленным оборудованием, автомобильными системами, сетевыми устройствами и другими приложениями, где требуется эффективная передача данных и управление периферийными устройствами.