

Санкт-Петербургский политехнический университет Петра Великого  
Институт компьютерных наук и кибербезопасности  
Высшая школа компьютерных технологий и информационных систем

## **Отчёт по лабораторной NIOSII\_1**

Дисциплина: Автоматизация проектирования дискретных устройств (на  
английском языке)

Выполнил студент гр. 5130901/10101 \_\_\_\_\_ М.Т. Непомнящий  
(подпись)

Руководитель \_\_\_\_\_ А.А. Федотов  
(подпись)

Санкт-Петербург  
2024

## Оглавление

1.	Задание.....	5
1.1.	Цель работы .....	5
1.2.	Структура проекта.....	5
2.	Ход работы .....	6
2.1.	Создание проекта.....	6
	Начало работы в PD .....	6
2.2.	Настройка сигналов.....	6
	Настройка clk.....	6
2.3.	Добавление и настройка модуля onchip _mem .....	7
2.4.	Подключение сигналов .....	8
	Настройка и подключение On-Chip Memory (RAM and ROM) .....	8
	Настройка и подключение Nios II Processor.....	9
	Настройка и подключение PIO (Parallel I/O).....	10
	Адресация системы .....	11
2.5.	Анализ полученной системы.....	12
	Анализ предустановок .....	12
	Проверка блока.....	13
	Проверка отсутствия проблемных подключений .....	13
	Анализ с помощью Schematic .....	14
	Генерация системы .....	14
2.6.	Подключение файлов к проекту.....	16
2.7.	Анализ проекта .....	17
	RTL Viewer .....	17
	Назначение выходов проекта.....	17
2.8.	Создание программной части проекта .....	18
	Создание файла Source .....	18
	Компиляция проекта в Eclipse .....	19
	Полная компиляция проекта в QP .....	20
2.9.	Реализация на плате .....	21
3.	Дополнительные задания .....	22
3.1.	Дополнительное задание 1.....	22
	Создание программного файла Lab1_task1_source.c .....	22
	Реализация на плате .....	22
3.2.	Дополнительное задание 2.....	23
	Увеличение разрядности pio_SW .....	23
	Создание программного файла Lab1_task2_source.c .....	23
	Реализация на плате .....	24
4.	Вывод .....	25

## Список иллюстраций

Рис. 1 – Структура проекта.....	5
Рис. 2 – Создание проекта.....	6
Рис. 3 – Исходное окно PD .....	6
Рис. 4 – Настройка компонента clk.....	7
Рис. 5 – Настройка модуля onchip_mem.....	7
Рис. 6 – Настройка модуля onchip_mem.....	8
Рис. 7 – Подключение onchip_mem .....	8
Рис. 8 – Настройка модуля nios2_PD.....	9
Рис. 9 – Подключение модуля nios2_PD .....	9
Рис. 10 – Настройка параметров exception в модуле nios2_PD.....	10
Рис. 11 - Настройка модуля rio_LED .....	10
Рис. 12 – Подключение модуля rio_LED .....	10
Рис. 13 – Настройка модуля rio_SW .....	11
Рис. 14 – Подключение модуля rio_SW.....	11
Рис. 15 – Окно Address Map после выполнения автоматической адресации .....	11
Рис. 16 – Внешний вид созданной системы.....	12
Рис. 17 – Предустановки системы .....	12
Рис. 18 – Окно Messages с предупреждением.....	13
Рис. 19 – Символ системы .....	13
Рис. 20 – Анализ проблемных подключений.....	13
Рис. 21 – Show System with QSYS Interconnect.....	14
Рис. 22 – Schematic .....	14
Рис. 23 – Предустановки окна Generation (по умолчанию).....	15
Рис. 24 – Проверка генерации HDL .....	15
Рис. 25 – Подключение файла .qip к проекту .....	16
Рис. 26 – Синтаксис файла Lab1.sv .....	16
Рис. 27 – Создание символа файла верхнего уровня .....	16
Рис. 28 – Выбор файла верхнего уровня .....	17
Рис. 29 – Схема проекта в RTL Viewer.....	17
Рис. 30 – Назначение выводов платы средствами Pin Planner .....	17
Рис. 31 – Unused Pins.....	18
Рис. 32 – Создание проекта в Eclipse.....	18
Рис. 33 – Пред настройки Source File'a .....	18
Рис. 34 – Синтаксис файла Lab1_source.c .....	19
Рис. 35 – Build Project.....	19
Рис. 36 – Настройка BSP Editor.....	19
Рис. 37 – Build Project после изменения настроек BSP Editor.....	20
Рис. 38 – Окно Make Targets.....	20
Рис. 39 – Проверка размера и базового адреса памяти.....	20
Рис. 40 – Добавление meminit.qip в проект.....	20
Рис. 41 – SDC файл.....	21

Рис. 42 – Добавление SDC файла.....	21
Рис. 43 – Временные характеристики устройства.....	21
Рис. 44 – Изменённый исходный файл.....	22
Рис. 45 – Изменение настроек модуля rio_SW.....	23
Рис. 46 – Подключение SW[7:0] (Pin Planner) .....	23
Рис. 47 – Программный файл с реализацией сложения по модулю SW[7:0] .....	24

# 1. Задание

## 1.1. Цель работы

Познакомиться с процедурой реализации «системы на кристалле» – проекта на базе процессора NIOSII, включая следующие этапы:

- ✓ Создание проекта в пакете Quartus Prime (QP)
- ✓ Создание аппаратной части проекта помощью приложения Platform Designer (PD)
- ✓ Создание программной части проекта в рамках оболочки NIOSII IDE
- ✓ Проверка работы проекта на плате

## 1.2. Структура проекта

Процессор NIOSII на светодиодах LED8 ... LED1 отображает двоичные коды чисел от 0 до 255, под управлением данных, получаемых с переключателей SW:




Рис. 1 – Структура проекта

Устройство, которое содержит master и 3 slave: 2 модуля my\_slave и 1 модуль my\_Dslave (default slave)

Master получает некоторые данные через Conduit, через 8-разрядный интерфейс мастер осуществляет адресный доступ к одному из slave'ов, настраивает соответственно slave's, либо что-то в них записывает, каждый из slave'ов имеет в себе Conduit, который помогает посмотреть на выводе slave'a то, что мы туда записали из мастера.

## 2. Ход работы

### 2.1. Создание проекта

Создадим проект, указав параметры, представленные на Рис. 2 ниже:



Рис. 2 – Создание проекта

### Начало работы в PD

Откроем PD и сохраним систему:




Рис. 3 – Исходное окно PD

### 2.2. Настройка сигналов

#### Настройка clk

Зададим значение Clock frequency = 25 MHz (частота кварцевого генератора на плате miniDiLaB-CIV, с которой предстоит работать), а также Reset synchronous edges = Deassert:




Рис. 4 – Настройка компонента clk

### 2.3. Добавление и настройка модуля onchip\_mem

Через окно Library добавим в проект модуль On-Chip Memory (RAM and ROM), переименуем его на onchip\_mem и зададим следующие параметры:

- Тип памяти – RAM
- Размер памяти – 16384 байт (16 Кб)
- Остальные галочки и настройки так, как показано на ниже




Рис. 5 – Настройка модуля onchip\_mem

Заметим, что появившиеся ошибки связаны с тем, что для нормальной работы компонент должен быть подключен к тактовому сигналу, сигналу сброса внутренних регистров и Мастеру на шине Avalon-MM.

## 2.4. Подключение сигналов

### Настройка и подключение On-Chip Memory (RAM and ROM)

Через окно Library добавим в проект модуль On-Chip Memory (RAM and ROM), переименуем его на onchip\_mem и зададим следующие параметры:

- Тип памяти – RAM
- Размер памяти – 16384 байт (16 Кб)
- Остальные галочки и настройки так, как показано на ниже




Рис. 6 – Настройка модуля onchip\_mem

Заметим, что появившиеся ошибки связаны с тем, что для нормальной работы компонент должен быть подключен к тактовому сигналу, сигналу сброса внутренних регистров и Мастеру на шине Avalon-MM.

Подключим только что добавленный модуль. Для этого соединим выход clk.clk со входом clk1 компонента onchip\_mem, а также выход clk.clk\_reset со входом onchip\_mem.reset1:

System: Lab1_nios Path: clk.clk								
Use	Co...	Name	Description	Export	Clock	Base	End	I
<input checked="" type="checkbox"/>		clk	Clock Source					
		clk_in	Clock Input	clk	exported			
		clk_in_reset	Reset Input	reset	[clk_in]			
		clk	Clock Output	Double-click to	clk			
		clk_reset	Reset Output	Double-click to	clk			
<input checked="" type="checkbox"/>		onchip_mem	On-Chip Memory (RAM o...					
		clk1	Clock Input	Double-click to	clk			
		s1	Avalon Memory Mapped ...	Double-click to	[clk1]			
		reset1	Reset Input	Double-click to	[clk1]			

Рис. 7 – Подключение onchip\_mem

Как и предполагалось, ошибки исчезли.



## Настройка и подключение Nios II Processor

Добавим в систему ядро процессорного модуля, за него отвечает модуль Nios II Processor. Переименуем его на nios2\_PD и зададим в его настройках следующие параметры:

- Тип процессора Main → Тип процессора – NIOSII/е (простейший вариант процессорного ядра)
- JTAG DEBUG → отключить режим Include JTAG Debug




Рис. 8 – Настройка модуля nios2\_PD

Подключим только что добавленный модуль. Для этого соединим вход nios2\_PD.clk с выходом clk.clk, а также выход clk.clk\_reset со входом nios2\_PD.reset. Соединим вход onchip\_mem.s1 с выходами data\_master и instruction\_master компонента nios2\_PD. Получим следующую систему:

System Contents		Address Map		Interconnect Requirements						
System: Lab1_nios Path: nios2_PD.clk										
Use	Connections	Name	Description	Export	Clock	Base	End	I...	Tags	
<input checked="" type="checkbox"/>		clk	Clock Source	clk	exported					
		clk_in	Clock Input	clk_reset	[clk_in]					
		clk_in_reset	Reset Input	clk	Double-click to					
		clk	Clock Output	clk_reset	Double-click to					
		clk_reset	Reset Output							
<input checked="" type="checkbox"/>		onchip_mem	On-Chip Memory (RAM o...							
		dk1	Clock Input	Double-click to	clk					
		s1	Avalon Memory Mapped ...	Double-click to	[dk1]		0x0000	0x3fff		
		reset1	Reset Input	Double-click to	[dk1]					
<input checked="" type="checkbox"/>		nios2_PD	Nios II Processor							
	clk	Clock Input	Double-click to	clk						
	reset	Reset Input	Double-click to	[clk]						
	data_master	Avalon Memory Mapped ...	Double-click to	[clk]						
	instruction_m...	Avalon Memory Mapped ...	Double-click to	[clk]						
	irq	Interrupt Receiver	Double-click to	[clk]			IRQ 0	IRQ 31		
	custom_instru	Custom Instruction Master	Double-click to							

Рис. 9 – Подключение модуля nios2\_PD

Дополнительно до настроим процессор NIOS II. Когда мы включаем или сбрасываем устройство, возникает некоторое событие Exception, которое говорит, что процессору нужно начать работать с определённого адреса. По этому адресу будет храниться первоначальная инициализация процессора. Поскольку, сброс, может быть нажат в любой момент, нужно указать следующие параметры:

- Память для вектора сброса
- Память для вектора exception
- JTAG Debug Module




Рис. 10 – Настройка параметров exception в модуле nios2\_PD

## Настройка и подключение PIO (Parallel I/O)

### pio\_LED

Через окно Library добавим в проект модуль PIO (Parallel I/O), переименуем его на pio\_LED и зададим следующие параметры:




Рис. 11 - Настройка модуля pio\_LED

Подключим только что добавленный модуль. Для этого выполним соединения так, как показано на рис. 12 ниже, а также в строке external\_connections столбца Export введём имя внешнего вывода – led:

Use	Connections	Name	Description	Export	Clock	Base	End	I...	Tags	Op
<input checked="" type="checkbox"/>		clk	Clock Source	clk	exported					
<input checked="" type="checkbox"/>		clk_in	Clock Input	clk	[clk_in]					
<input checked="" type="checkbox"/>		clk_in_reset	Reset Input	reset	clk					
<input checked="" type="checkbox"/>		clk_reset	Reset Output	Double-click to						
<input checked="" type="checkbox"/>		onchip_mem	On-Chip Memory (RAM o...	Double-click to						
<input checked="" type="checkbox"/>		clk1	Clock Input	Double-click to	clk					
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk1]	# 0x0000	0x3fff			
<input checked="" type="checkbox"/>		reset1	Reset Input	Double-click to	[clk1]					
<input checked="" type="checkbox"/>		nios2_PD	Nios II Processor	Double-click to	clk					
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	[clk]					
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]					
<input checked="" type="checkbox"/>		data_master	Avalon Memory Mapped ...	Double-click to	[clk]					
<input checked="" type="checkbox"/>		instruction_m...	Avalon Memory Mapped ...	Double-click to	[clk]					
<input checked="" type="checkbox"/>		irq	Interrupt Receiver	Double-click to	[clk]			IRQ 0	IRQ 31	
<input checked="" type="checkbox"/>		custom_instru...	Custom Instruction Master	Double-click to						
<input checked="" type="checkbox"/>		pio_LED	PIO (Parallel I/O) Intel F...	Double-click to	clk					
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	[clk]					
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]					
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk]	# 0x0000	0x000f			
<input checked="" type="checkbox"/>		external_conn...	Conduit	led						

Рис. 12 – Подключение модуля pio\_LED

## pio\_SW

Подключим второй модуль PIO (Parallel I/O), который будет отличаться от первого тем, что он будет иметь разрядность 1, а также направление передачи – Input. Переименуем его на pio\_SW. Настройки этого компонента приведены ниже на рис. 13:




Рис. 13 – Настройка модуля pio\_SW

Подключим только что добавленный модуль. Для этого выполним соединения так, как показано на рис. 14 ниже, а также в строке external\_connections столбца Export введём имя внешнего вывода – SW:




Рис. 14 – Подключение модуля pio\_SW

## Адресация системы


Выполним System → Assign base Addresses. После автоматической адресации модулей окно Address Map будет выглядеть следующим образом:

System Contents	Address Map	Interconnect Requirements
System: Lab1_nios Path: pio_SW.clk		
	nios2_PD.data_master	nios2_PD.instruction_master
onchip_mem.s1	0x4000 - 0x7fff	0x4000 - 0x7fff
pio_LED.s1	0x8010 - 0x801f	
pio_SW.s1	0x8000 - 0x800f	

Рис. 15 – Окно Address Map после выполнения автоматической адресации

## 2.5. Анализ полученной системы

Полученная система будет выглядеть так, как показано на ниже:




Use	Connections	Name	Description	Export	Clock	Base	End	I...	Tags	Opcc
<input checked="" type="checkbox"/>		<b>clk</b>	Clock Source							
<input checked="" type="checkbox"/>		clk_in	Clock Input	clk	exported					
<input checked="" type="checkbox"/>		clk_in_reset	Reset Input	reset	[clk_in]					
<input checked="" type="checkbox"/>		clk	Clock Output	Double-click to	clk					
<input checked="" type="checkbox"/>		clk_reset	Reset Output	Double-click to	clk					
<input checked="" type="checkbox"/>		<b>onchip_mem</b>	On-Chip Memory (RAM o...							
<input checked="" type="checkbox"/>		clk1	Clock Input	Double-click to	clk	# 0x4000	0x7fff			
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk1]					
<input checked="" type="checkbox"/>		reset1	Reset Input	Double-click to	[clk1]					
<input checked="" type="checkbox"/>		<b>nios2_PD</b>	Nios II Processor							
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk					
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]					
<input checked="" type="checkbox"/>		data_master	Avalon Memory Mapped ...	Double-click to	[clk]					
<input checked="" type="checkbox"/>		instruction_m...	Avalon Memory Mapped ...	Double-click to	[clk]					
<input checked="" type="checkbox"/>		irq	Interrupt Receiver	Double-click to	[clk]			IRQ 0	IRQ 31	
<input checked="" type="checkbox"/>		custom_instru...	Custom Instruction Master	Double-click to	[clk]					
<input checked="" type="checkbox"/>		<b>pio_LED</b>	PIO (Parallel I/O) Intel F...							
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk					
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]					
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk]	# 0x8010	0x801f			
<input checked="" type="checkbox"/>		external_conn...	Conduit	Double-click to	led					
<input checked="" type="checkbox"/>		<b>pio_SW</b>	PIO (Parallel I/O) Intel F...							
<input checked="" type="checkbox"/>		clk	Clock Input	Double-click to	clk					
<input checked="" type="checkbox"/>		reset	Reset Input	Double-click to	[clk]					
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...	Double-click to	[clk]	# 0x8000	0x800f			
<input checked="" type="checkbox"/>		external_conn...	Conduit	Double-click to	sw					

Рис. 16 – Внешний вид созданной системы

### Анализ предустановок

Проверим, что предустановки для полученной системы указаны так, как показано на рис. 17 ниже:



Parameters

System: Lab1\_nios

System system Details

**Device Settings**

Device family: Cyclone IV E

Device: EP4CE6E22C8

**Interconnect Settings**

Clock crossing adapter type: Handshake

Limit interconnect pipeline stages to: 1

More settings can be found in the **Interconnect Requirements** tab

**System Identifier**

Generation Id: 0

**IP Catalog Settings**

☐ Hide from IP Catalog

Рис. 17 – Предустановки системы

В окне Messages есть только 1 предупреждение, связанное с тем, что не подключён JTAG Debug модуль, однако это было сделано намеренно, поэтому на это предупреждение можем не обращать внимание:

Type	Path	Message
1 Warning	Lab1_nios.nios2_PD	No Debugger. You will not be able to download or debug programs
1 Info Message	Lab1_nios.pio_SW	PIO inputs are not hardwired in test bench. Undefined values will be read from PIO input

Рис. 18 – Окно Messages с предупреждением

## Проверка блока

Выполним View → Block Symbol и убедимся в том, что символ системы построен правильно:




Рис. 19 – Символ системы

## Проверка отсутствия проблемных подключений

Выполним View → Clock domains Beta, выберем режим отображения Reset, затем Clock. Заметим, что проблемных подключений ни в одном из случаев не выявлено:

Use	Connections	Name	Description	Export	Clock	Base	End
<input checked="" type="checkbox"/>		clk	Clock Source	clk	exported		
<input checked="" type="checkbox"/>		clk_in	Clock Input	clk	[clk_in]		
<input checked="" type="checkbox"/>		clk_in_reset	Reset Input	reset			
<input checked="" type="checkbox"/>		clk	Clock Output	clk			
<input checked="" type="checkbox"/>		clk_reset	Reset Output	reset			
<input checked="" type="checkbox"/>		onchip_mem	On-Chip Memory (RAM 0...		clk		
<input checked="" type="checkbox"/>		clk1	Clock Input	clk	[clk1]	# 0x4000	0x7fff
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...		clk		
<input checked="" type="checkbox"/>		reset1	Reset Input	reset	[clk]		
<input checked="" type="checkbox"/>		nios2_PD	Nios II Processor		clk		
<input checked="" type="checkbox"/>		clk	Clock Input	clk	[clk]		
<input checked="" type="checkbox"/>		reset	Reset Input	reset	[clk]		
<input checked="" type="checkbox"/>		data_master	Avalon Memory Mapped ...		clk		
<input checked="" type="checkbox"/>		instruction_m...	Avalon Memory Mapped ...		clk		
<input checked="" type="checkbox"/>		irq	Interrupt Receiver		clk		
<input checked="" type="checkbox"/>		custom_instru...	Custom Instruction Master		clk		
<input checked="" type="checkbox"/>		pio_LED	PIO (Parallel I/O) Intel F...		clk		
<input checked="" type="checkbox"/>		clk	Clock Input	clk	[clk]	# 0x8010	0x801f
<input checked="" type="checkbox"/>		reset	Reset Input	reset	[clk]		
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...		clk		
<input checked="" type="checkbox"/>		external_conn...	Conduit		clk		
<input checked="" type="checkbox"/>		pio_SW	PIO (Parallel I/O) Intel F...		clk		
<input checked="" type="checkbox"/>		clk	Clock Input	clk	[clk]	# 0x8000	0x800f
<input checked="" type="checkbox"/>		reset	Reset Input	reset	[clk]		
<input checked="" type="checkbox"/>		s1	Avalon Memory Mapped ...		clk		
<input checked="" type="checkbox"/>		external_conn...	Conduit		clk		

Рис. 20 – Анализ проблемных подключений

Выполним команду System → Show System with PD Interconnect (Show System with QSYS Interconnect). Проверим, был добавлен только модуль mm\_interconnect\_0.




Рис. 21 – Show System with QSYS Interconnect

## Анализ с помощью Schematic

Выполним View → Schematic, в качестве фильтра введём in и убедимся в том, что система синхронизации и каналы ST системы подключены верно:




Рис. 22 – Schematic

## Генерация системы

Выполним PD → Generate HDL и укажем следующие предустановки для генерации:




Рис. 23 – Предустановки окна Generation (по умолчанию)

Удостоверимся в том, что среди предупреждений есть только 1 пункт, связанный с JTAG, про сто говорилось выше:




Рис. 24 – Проверка генерации HDL

## 2.6. Подключение файлов к проекту

Подключим файл .qip только что созданной системы к проекту в Quartus




Рис. 25 – Подключение файла .qip к проекту

Создадим файл верхнего уровня Lab1.sv, синтаксис которого приведён ниже:

```
Lab1 - Lab1.sv

1  module Lab1 (
2      input bit clk, // Clock
3      input bit sw, // data in
4      input bit pbb, // Asynchronous reset active low
5      output bit [7:0] led
6  );
7      Lab1_nios u0 (
8          .clk_clk      (<connected-to-clk_clk>), // clk.clk
9          .reset_reset_n (<connected-to-reset_reset_n>), // reset.reset_n
10         .led_export    (<connected-to-led_export>), // led.export
11         .sw_export     (<connected-to-sw_export>) // sw.export
12     );
13
14 endmodule
15
```

Рис. 26 – Синтаксис файла Lab1.sv

Этот файл был создан отдельно, но не добавлен в проект. Создадим этот же файл, но с помощью графического редактора:




Рис. 27 – Создание символа файла верхнего уровня

Сохраним схему на Рис. 27 под именем lab1.bdf



## 2.7. Анализ проекта

В иерархии проекта выберем файл верхнего уровня:




Рис. 28 – Выбор файла верхнего уровня

### RTL Viewer

Выполним анализ и синтез проекта средствами QP и убедимся в правильности схемы средствами RTL Viewer:




Рис. 29 – Схема проекта в RTL Viewer

Можем увидеть, что полученная в RTL Viewer схема совпадает с той, что была задана по условию (в зелёном блоке отображается тот фрагмент системы, который был создан средствами PD).

### Назначение выходов проекта

Откроем редактор назначения выводов (Pin Planner): Assignment → Pin Planner. Назначим выходы на плату так, как показано на ниже:

Node Name	Direction	Location	I/O Bank	/REF Group	I/O Standard	Reserved	rent Stren	Slew Rate	fferential P	ct Preserva
clk	Input	PIN_23	1	B1_N0	2.5 V (default)		8mA ...ult)			
led[7]	Output	PIN_65	4	B4_N0	2.5 V (default)		8ma	2 (default)		
led[6]	Output	PIN_66	4	B4_N0	2.5 V (default)		8ma	2 (default)		
led[5]	Output	PIN_67	4	B4_N0	2.5 V (default)		8ma	2 (default)		
led[4]	Output	PIN_68	4	B4_N0	2.5 V (default)		8ma	2 (default)		
led[3]	Output	PIN_69	4	B4_N0	2.5 V (default)		8ma	2 (default)		
led[2]	Output	PIN_70	4	B4_N0	2.5 V (default)		8ma	2 (default)		
led[1]	Output	PIN_71	4	B4_N0	2.5 V (default)		8ma	2 (default)		
led[0]	Output	PIN_72	4	B4_N0	2.5 V (default)		8ma	2 (default)		
pbb	Input	PIN_58	4	B4_N0	2.5 V (default)		8ma			
sw	Input	PIN_24	2	B2_N0	2.5 V (default)		8mA ...ult)			

Рис. 30 – Назначение выводов платы средствами Pin Planner

Выполним Assignment → Device → Device and Pin Options → Unused Pins, в появившемся окне установим опцию As input tri-started with weak pull-up:




Рис. 31 – Unused Pins

## 2.8. Создание программной части проекта

Создадим оболочку Nios II SBT (Software Build Tools) средствами Eclipse.

Укажем файл с описанием программы lab1\_nios.sopcinfo. В качестве названия проекта укажем Lab1\_sw.




Рис. 32 – Создание проекта в Eclipse

### Создание файла Source

Создадим Source File:




Рис. 33 – Пред настройки Source File'a

```

Lab1 - Lab1_source.c

1  #include "system.h"
2  #include "altera_avalon_pio_regs.h"
3  #include <unistd.h>
4  int main(void)
5  {
6  int sw;
7  int count = 255;
8  while( 1 )
9  {
10 usleep (500000);
11 sw = IORD_ALTERA_AVALON_PIO_DATA(PIO_SW_BASE); /* read sw[0] value */
12 if (sw == 0x1) count++; /* Continue 0-ff counting loop. */
13 else count--; /* Continue ff-0 counting loop. */
14 IOWR_ALTERA_AVALON_PIO_DATA( PIO_LED_BASE, ~count );
15 }
16 return 0;
17 }
18

```

Рис. 34 – Синтаксис файла Lab1\_source.c

## Компиляция проекта в Eclipse

Выполним Lab1\_sw → Build Project:

```

Info: Linking Lab1_sw.elf
nios2-elf-g++ -T'../Lab1_sw_bsp//linker.x' -msys-crt0='../Lab1_sw_bsp//obj/HAL/src/crt0.o' -msys-lib=hal_bsp -
nios2-elf-insert Lab1_sw.elf --thread_model hal --cpu_name nios2_PD --qsys true --simulation_enabled false --st
Info: (Lab1_sw.elf) 4572 Bytes program size (code + initialized data).
Info:          10 KBytes free for stack + heap.
Info: Creating Lab1_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source Lab1_sw.elf >Lab1_sw.objdump
[Lab1_sw build complete]

00:21:09 Build Finished (took 11s.175ms)

```

Рис. 35 – Build Project

При создании платформы, программой и данными инициализации занято 4568 Байт, свободно 10 кБ.

Выполним Lab1\_sw\_bsp → Nios II Lab1 → BSP Editor и в окне настроек зададим параметры следующим образом:





Рис. 36 – Настройка BSP Editor

Скомпилируем проект. Для этого выполним Lab1\_sw → Build Project, проверим, что останется больше свободной памяти:



```

CDT Build Console [Lab1_sw]
Info: Linking Lab1_sw.elf
nios2-elf-g++ -T'../Lab1_sw_bsp//linker.x' -msys-crt0='../Lab1_sw_bsp//obj/HAL/src/crt0.o' -msys-lib=hal_bsp -
nios2-elf-insert Lab1_sw.elf --thread_model hal --cpu_name nios2_PD --qsys true --simulation_enabled false --st
Info: (Lab1_sw.elf) 1588 Bytes program size (code + initialized data).
Info: 14 KBytes free for stack + heap.
Info: Creating Lab1_sw.objdump
nios2-elf-objdump --disassemble --syms --all-header --source Lab1_sw.elf >Lab1_sw.objdump
[Lab1_sw build complete]

00:56:36 Build Finished (took 11s.754ms)

```

Рис. 37 – Build Project после изменения настроек BSP Editor

Заметим, что памяти, оставшейся свободной (из ОЗУ 16 Кбайт, указанных при создании платформы, программой и данными инициализации занято 1548 Байт (было - 4568 Байт), свободно 14кБайт ( было - 10кБайт).

Выполним Lab1\_sw → Make Targets → Build:





Рис. 38 – Окно Make Targets

Компиляция прошла успешно, проверим, что размер и базовый адрес памяти совпадают с теми, что были указаны ранее при создании системы в пакете PD:



```

[BSP build complete]
Post-processing to create mem_init/onchip_mem.hex...
elf2hex Lab1_sw.elf 0x00004000 0x00007fff --width=32 --little-endian-mem --create-lanes=0 mem_init/onchip_mem.hex
Post-processing to create mem_init/hdl_sim/onchip_mem.dat...
elf2dat --infile=Lab1_sw.elf --outfile=mem_init/hdl_sim/onchip_mem.dat \
--base=0x00004000 --end=0x00007fff --width=32 \
--little-endian-mem --create-lanes=0
Post-processing to create mem_init/hdl_sim/onchip_mem.sym...
nios2-elf-nm -n Lab1_sw.elf > mem_init/hdl_sim/onchip_mem.sym
Post-processing to create mem_init/meminit.spd...
Post-processing to create mem_init/meminit.qip...

09:58:24 Build Finished (took 1s.742ms)

```

Рис. 39 – Проверка размера и базового адреса памяти

Как видим, все значения совпали с теми, что были указаны ранее.

## Полная компиляция проекта в QR

Добавим только что созданный файл meminit.qip в проект:




Рис. 40 – Добавление meminit.qip в проект

Создадим Lab1.sdc файл с временными требованиями так, как показано на Рис. 40 ниже:

```

##
## DEVICE "EP4CE6E22C8"
##

#####
# Time Information
#####

set_time_format -unit ns -decimal_places 3

#####
# Create Clock
#####

create_clock -name {clock} -period 40.000 -waveform { 0.000 20.000} [get_ports {clk}]

#####
# Set Clock Uncertainty
#####

set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] 0.020
set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] 0.020
set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] 0.020
set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] 0.020

#####
# Set Input Delay
#####

set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {pbb}]
set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {sw}]

#####
# Set Output Delay
#####

set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[0]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[1]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[2]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[3]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[4]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[5]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[6]}]
set_output_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {led[7]}]

```

Рис. 41 – SDC файл

Добавим файл к проекту:




Рис. 42 – Добавление SDC файла

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.

Slow 1200mV 85C Model Fmax Summary				
<<Filter>>				
	Fmax	Restricted Fmax	Clock Name	Note
1	50.94 MHz	50.94 MHz	clock	

Рис. 43 – Временные характеристики устройства

## 2.9. Реализация на плате


Проект был загружен на плату, светодиоды LED8-LED1 отображали последовательное увеличение счётчика от 0 до 255 при sw[0] в положении 1, а при переключении sw[0] в положение 0 счёт происходил в обратном порядке с тем же шагом от 255 до 0. Работа на стенде была продемонстрирована преподавателю.

## 3. Дополнительные задания

### 3.1. Дополнительное задание 1

#### Создание программного файла Lab1\_task1\_source.c

Создадим отдельный проект аналогичный предыдущему, но изменим в нём файл с исходным кодом Lab1\_task1\_source.c. Будем использовать указатели в качестве адресов, а также увеличим частоту переключения светодиодов за счёт уменьшения значения функции usleep, изменим начальное значение счётчика



```
lab12 - lab_NIOSII_1 - Lab1_task1_source.c

1  #include <unistd.h>
2
3  int main(void)
4  {
5      int *psw = (int*) 0x8000;
6      int *pled = (int*) 0x8010;
7      int count = 64;
8
9      while(1)
10     {
11         usleep(100000);
12         if (*psw == 0x1)
13             count++; /* Continue 0-ff counting loop. */
14         else
15             count--; /* Continue ff-0 counting loop. */
16
17         *pled = ~count;
18     }
19
20     return 0;
21 }
22
```

Рис. 44 – Изменённый исходный файл

#### Реализация на плате

Как и ожидалось, визуально можем наблюдать корректную работу счётчика и правильное отображение на лабораторном стенде, аналогично тому, что было описано в основном задании проекта. Визуально заметно, что переключение светодиодов, за счёт увеличения частоты, происходит быстрее.



```

lab12 - lab_NIOSII_1 - LAB2_task2_source.c

1  #include <unistd.h>
2
3  int main(void)
4  {
5      char *psw = (char*) 0x8000;
6      char *pled = (char*) 0x8100;
7      char count = 64;
8
9      while(1)
10     {
11         usleep(300000);
12
13         if((*psw) != 0x00 && ((*psw)-1) > count)
14             count++; /* Continue 0-SW[7:0] counting loop. */
15         else
16             count = 0; /* start counting loop from 0 */
17
18         *pled = ~count;
19     }
20
21     return 0;
22 }
23

```

Рис. 47 – Программный файл с реализацией сложения по модулю SW[7:0]

### Реализация на плате

Проект был загружен на плату. Увеличение счётчика по модулю работает корректно.

Так, например, при выставлении значения на SW[7..0] = 12 осуществляется увеличение счётчика от 0 до 11. Это связано с тем, что  $psw - 1 = 11 < count = 64 \rightarrow$  выполняется условие на 16 строке (значение счётчика по умолчанию меняется с 64 на 0).

Если же изначально установить значение на SW[7:0] = 70, то счёт будет производиться от 64 до 69.

Работа с устройством на плате была продемонстрирована преподавателю.



## 4. Вывод

В ходе лабораторной работы был осуществлен процесс создания и настройки системы (Рис. 1) на базе процессора NIOS II с использованием пакета Quartus Prime и Eclipse IDE. Реализация проекта включала в себя создание аппаратной части с помощью Platform Designer (PD), создание программной части с помощью среды разработки Eclipse, где был создан файл для инициализации модуля памяти программ процессора, а также реализация проекта на плате.

В ходе тестирования проекта на плате светодиоды LED8-LED1 отображали последовательное увеличение счётчика от 0 до 255 при sw[0] в положении 1, а при переключении sw[0] в положение 0 счёт происходил в обратном порядке с тем же шагом от 255 до 0. Это говорит о корректности работы созданного устройства.

В дополнительных заданиях были реализованы различные функциональности, такие как изменение частоты переключения светодиодов, использование указателей для адресации данных, а также увеличение разрядности ввода-вывода для взаимодействия с переключателями.

Анализ результатов показал успешную работу созданной системы на плате, а также корректное отображение данных на светодиодах в зависимости от значений на переключателях.

Полученные навыки работы с NIOS II могут быть полезны при создании проектов в области встраиваемых систем, таких как системы управления, обработки сигналов, автоматизации и других.