Санкт-Петербургский политехнический университет Петра Великого
Институт компьютерных наук и кибербезопасности
Высшая школа компьютерных технологий и информационных систем

# Отчёт по лабораторной работе Lab\_PD3

Дисциплина: Автоматизация проектирования дискретных устройств (на английском языке)

Выполнил студент гр. 5130901/10101		М.Т. Непомнящий
	(подпись)	_
Руководитель		А.А. Федотов
•	(подписн	<u> </u>

# 1. Оглавление

1.	Оглавление	2
2.	Задание	5
3.	Ход работы	6
	3.1. Создание проекта	6
	Подготовка проекта	6
	Начало работы в PD	6
	3.2. Настройка сигналов	8
	Настройка clk	8
	Настройка sc_fifo_0	8
	Hастройка MyST_source_0 и MyST_sink_0	8
	3.3. Подключение сигналов	9
	Подключение тактового сигнала	9
	Подключение сигнала Reset	9
	3.4. Подключение Avalon-MM интерфейсов	10
	3.5. Экспорт выводов	11
	3.6. Настройка my_master	11
	3.7. Анализ системы	13
	Проверка блока	13
	Анализ с помощью Schematic	14
	Генерация системы	14
	Анализ подключенных файлов	15
	3.8. Подключение файлов к проекту	17
4.	Тестирование проекта	19
	4.1. Тестирование средствами ModelSim	19
	Создание тестового файла	19
	Симуляция средствами ModelSim	20
	4.2. Тестирование средствами Signal Тар II	21
	Создание файла для отладки	21
	Настройка Signal Tap II	21
	Тестирование на плате средствами Signal Tap II	22
5.	Дополнительное задание	23
	5.1. Изменение значений по варианту	23
	Изменение адресов slave	23
	Изменение компонента master	23
	5.2. Тестирование средствами ModelSim	24
	Симуляция средствами ModelSim	24
	5.3. Тестирование средствами Signal Tap II	24
	Тестирование на плате средствами Signal Tap II	24
6	Drinor	26

# Список иллюстраций

Рис. 1 – Структура проекта	5
Рис. 2 – Задания пути к библиотеке IР	6
Рис. 3 – Исходное окно РД	<i>6</i>
Рис. 4 – Добавление компонентов	7
Рис. 5 – Переименование компонентов	7
Рис. 6 – Настройка компонента clk	8
Рис. 7 – Настройка компонента sc_fifo	8
Рис. 8 – Система после переименования компонентов	
Рис. 9 – Подключение тактового сигнала (1)	9
Рис. 10 – Подключение тактового сигнала (2)	9
Рис. 11 – Подключение сигнала Reset	10
Рис. 12 – Подключение Avalon-MM интерфейсов	10
Рис. 13 – Фиксация адресов	10
Рис. 14 — Назначение правильных адресов для компонентов	11
Рис. 15 – Проверка корректности адресов	11
Рис. 16 – Экспорт выводов	11
Рис. 17 – Настройка компонента my_master	12
Рис. 18 – Проверка системы	12
Рис. 19 — Символ системы	13
Рис. 20 – Анализ проблемных подключений	13
Рис. 21 – Show System with QSYS Interconnect	14
Рис. 22 – Schematic	14
Рис. 23 – Предустановки окна Genreration	15
Рис. 24 — Проверка успешности генерации HDL	15
Рис. 25 — Файл компонента my_master (1)	15
Рис. 26 – Файл компонента my_master (2)	16
Рис. 27 — Файл компонента my_slave	16
Рис. 28 – Файл компонента my_slave	17
Рис. 29 – Подключение файлов к проекту	17
Рис. 30 — Синтаксис файла lab_PD3_top.sv	18
Рис. 31 – Схема проекта в RTL Viewer	18
Рис. 32 – Тестовый файл tb_lab_PD2_top.sv	19
Рис. 33 – Тестовый файл tb_lab_PD2_top.sv	19
Рис. 34 — Моделирование проекта средствами ModelSim	20
Рис. 35 — Файл для отладки модуля верхнего уровня	21
Рис. 36 – Схема проекта с добавлением SP_unit в RTL Viewer	21
Рис. 37 — Сигналы логического анализатора	21
Рис. 38 – Конечный автомат	22
Рис. 39 — Настройка окна Signal Тар II	22
Рис. 40 — Временные характеристики устройства	22
Рис. 41 — Результат SignalTap II	22
Рис. 42 — Изменение апресов для slave'ов	23

Рис. 43 – Изменённое окно Address Map	23
Рис. 44 – Изменённый модуль master	23
Рис. 34 – Моделирование проекта средствами ModelSim	24
Рис. 51 – Временные характеристики устройства	24
Рис. 52 – Результат SignalTap II	25

## 2. Задание

Средствами Platform Designer создать структуру проекта, представленную на рисунке ниже:




Рис. 1 – Структура проекта

Один из slave'ов — 32-битный, другой — 8-битный  $\rightarrow$  понадобится динамическое выравнивание адресов.

Структура проекта выглядит следующим образом:

- Ведущий осуществляет запись словами по 32 бита
- Ведомый my\_slave—8 разрядный. Один цикл записи 32 разрядного слова от Ведущего будет преобразован системой соединений в 4 цикла записи 8 разрядными словами (на время этих четырёх циклов Ведущий будет приостановлен он получит сигнал waiterquest от системы соединений).
- Ведомый my\_slaweWS-32 разрядный. Он, по получению от Ведущего сигнала write,выставляет (на один период тактового сигнала) сигнал waitrequest—приостанавливает Ведущего на один период тактового сигнала. Затем осуществляет запись данных.

## 3. Ход работы

## 3.1. Создание проекта

## Подготовка проекта

Создадим проект и зададим путь к библиотеке IP:




Рис. 2 – Задания пути к библиотеке ІР

### Начало работы в PD

Откроем PD и сохраним систему:




Рис. 3 – Исходное окно PD

Добавим компоненты: my\_master, my\_slave, my\_slaveWS. Таким образом, получим следующую картинку (в окне Hierarchy слева отображаются все добавленные компоненты):




Рис. 4 – Добавление компонентов

Наличие ошибок связано с тем, что настройка модулей не производилась, т. к. она будет рассмотрена дальше.

Переименуем компоненты (уберём постфикс ` 0`):




Рис. 5 – Переименование компонентов

## 3.2. Настройка сигналов

### Настройка clk

Зададим значение Reset synchronous edges = Deassert




Рис. 6 – Настройка компонента clk

## Настройка sc\_fifo\_0

3ададим значение Bits per symbol = 4:




Рис. 7 – Настройка компонента sc fifo

Запись данных будет происходить следующим образом: 100 — счёт на сложение, 200 — счёт на вычитание.

## Настройка MyST source 0 и MyST sink 0

Переименуем MyST\_source\_0 и MyST\_sink\_0 в MyST\_source и MyST\_sink соответственно. Получившаяся структура будет выглядеть следующим образом:




Рис. 8 – Система после переименования компонентов

## 3.3. Подключение сигналов

#### Подключение тактового сигнала

Выделим интерфейс clk компонента clk, и, открыв его соединения, выберем подключение ко всем тактовым входам:




Рис. 9 – Подключение тактового сигнала (1)

Выполним Filter  $\rightarrow$  Clock and Reset Interfaces и убедимся, что соединения выполнены корректно:




Рис. 10 – Подключение тактового сигнала (2)

### Подключение сигнала Reset

Выполним System → Create Global Reset Network и убедимся, что система выглядит корректно, сигнал Reset подключен:




Рис. 11 – Подключение сигнала Reset

## 3.4. Подключение Avalon-MM интерфейсов

Выполним Filter → Avalon-MM Interfaces и выберем соединения так, как показано на картинке ниже




Рис. 12 – Подключение Avalon-MM интерфейсов

Заметим, что в окне Msgs высвечивается ошибка, указывающая на то, что базовые адреса заданы неправильно. Поменяем адреса, проверим, что они верны, и зафиксируем их (нажать символ замка у каждого из адресов):




Рис. 13 – Фиксация адресов

Откроем окно закладок View  $\rightarrow$  Address Map. В окне появятся Ведущие (master) и ведомые (slave) шины, т. е. столбцы и строки Avalon MM соответственно. Проверим, что они выведены корректно. Для этого компоненту my\_slave.s0 назначим базовый адрес = 0 и выполним System  $\rightarrow$  Assign Base Address:




Рис. 14 – Назначение правильных адресов для компонентов

Вкладка Address Map будет выглядеть следующим образом:

System Contents	≅ <b>□</b>	ddress M	ap ∺	In	iterconnec	t Requirements	
System: lab_PD3 Path: my_slave.s0							
my_master.m0							
my_slave.s0 my_slaveWS.s0		0x0000	0000	_	0x0000	0000	
my_slaveWS.s0		0x0000	0004	-	0x0000	0007	

Рис. 15 – Проверка корректности адресов

Запомним базовые адреса:

- my slave.s0 = 0,
- my slaveWS.s0 = 0.

\*Позже он будут указываться при настройке модулей my\_slave и my\_slveWS соответственно

## 3.5. Экспорт выводов

Проведём экспорт выводов путём задания имён для выделенных модулей в столбце Export (значение dout a u dout b в соотвыетствующем столбце выделенных строк):




Рис. 16 – Экспорт выводов

## 3.6. Настройка my\_master

Зададим следующие значения:

- address 1 = 0
- data\_2 = 287454020, это соответствует 32'h11223344, что будет удобно при запуске моделирования и последующем рассмотрении результатов на временной диаграмме
- address 2 = 4
- data\_2 = 61166, что соответствует 32'h0000eeee (принцип задания такого числа аналогичен data\_1, для удобства анализа передачи: big или little endian)




Рис. 17 – Настройка компонента my\_master

Заметим, что значения address 1 и address 2 соответствуют значениям slave'ов.

Убедимся в том, что система выглядит корректно и в поле Messages нет ошибок:




Рис. 18 – Проверка системы

## 3.7. Анализ системы

## Проверка блока

Выполним View  $\rightarrow$  Block Symbol и убедимся в том, что символ системы построен правильно:




Рис. 19 – Символ системы

Выполним View → Clock domains Beta, выберем режим отображения Reset. Заметим, что проблемных подключений не выявлено:




Рис. 20 – Анализ проблемных подключений

Выполним команду System → Show System with PD Interconnect (Show System with QSYS Interconnect). Проверим, был добавлен только модуль mm interconnect 0.




Рис. 21 – Show System with QSYS Interconnect

### Анализ с помощью Schematic

Выполним View → Schematic, в качестве фильтра введём in и убедимся в том, что система синхронизации и каналы ST системы подключены верно:




Рис. 22 – Schematic

### Генерация системы

Выполним PD — Generate HDL и укажем следующие предустановки для генерации:




Рис. 23 – Предустановки окна Genreration

Удостоверимся в том, что генерация прошла успешно:




Рис. 24 – Проверка успешности генерации HDL

### Анализ подключенных файлов

Таким образом, получили 3 файла: my master.sv, my slave.sv и my slaveSV:

Рис. 25 – Файл компонента my master (1)

```
lab_PD3 - my_master.sv
typedef enum bit[2:0] {initSM, del1, wr1D, del2, wr2D, ended } fsm_type;
fsm_type fsm_MM;
always_ff @ (posedge csi_clk)
if (rsi_reset) fsm_MM <= initSM;</pre>
    case (fsm_MM)
                                            fsm_MM <= del1;
        del1
                                            fsm_MM <= wr1D;
        wr1D
                    if (avm_m0_waitrequest) fsm_MM <= wr1D;</pre>
                    else fsm_MM <= del2;
        del2
                                            fsm_MM <= wr2D;
                    if (avm_m0_waitrequest) fsm_MM <= wr2D;</pre>
        wr2D
                                            fsm_MM <= ended;
        ended
                                            fsm_MM <= ended;
    case (fsm_MM)
                avm_m0_address
                                    = address_1;
                avm_m0_write
                avm_m0_writedata
        wr2D:
               avm_m0_address
                                    = address_2;
                avm_m0_write
                avm_m0_writedata
               avm_m0_address
                                    = 32'd255;
                avm_m0_write
                avm_m0_writedata
                                    = 32'd255;
```

Рис. 26 – Файл компонента my master (2)

Файл my\_maser содержит анализ waitrequest (формируются сигналы либо по параметрам, которые мы задаём, либо значение = 255 в промежутках, которое отвечает за «пустой обмен», значение именно такое, чтобы было нагляднее при моделировании средствами Signal Tap II), интерфейсы clock, reset и master.

Рис. 27 – Файл компонента my\_slave

Модуль my\_slave (8-битный) — берёт 8-битные данные, у него есть интерфейс MM Slave. Но он HE умеет формировать сигнал waitrequest, он занулён. Осуществляет по сигналу write запись тех данных, которые приходят с шины writedata во внутренний регистр.

```
lab_PD3 - my_slaveWS.sv
    `timescale 1 ns / 1 ns
    module my_slaveWS (
                        csi_clk,
                 rsi_reset,
    input bit [31:0] avs_s0_writedata,
                        avs_s0_write,
    output bit [31:0] coe_s0_Dout,
                        avs_s0_waitrequest);
10 bit temp_write;
    always_ff @(posedge csi_clk)
        if (rsi_reset) temp_write <= '0;</pre>
        else temp_write <= avs_s0_write;</pre>
   assign avs_s0_waitrequest = avs_s0_write & ~temp_write;
18 always_ff @(posedge csi_clk)
        if (rsi_reset) coe_s0_Dout <= 32'd0;</pre>
        else if (avs_s0_write) coe_s0_Dout <= avs_s0_writedata;</pre>
    endmodule
```

Рис. 28 – Файл компонента my\_slave

Модуль my\_slaveWS (32-битный) — умеет формировать сигнал waitrequest, получив запрос write, он его записывает в регистр, и только на следующем такте убирает ,этот сигнал, т. е. сделана задержка в 1 такт.

## 3.8. Подключение файлов к проекту

Подключим файлы к проекту в Quartus




Рис. 29 – Подключение файлов к проекту

Синтаксис файла Lab2 top.sv:

```
lab_PD3 - lab_PD3_top.sv

1 `timescale 1 ns / 1 ns

2 module lab_PD3_top (
3 input bit clk,
4 input bit reset,
5 output bit [7:0] ledA,
6 output bit [31:0] ledB

7 );
8 lab_PD3 lab3_1_inst (
9 .clk_clk (clk),
10 .reset_reset_n (reset),
11 .dout_a_export (ledA),
12 .dout_b_export (ledB)

13 );
14 endmodule
```

Рис. 30 – Синтаксис файла lab PD3 top.sv

Выполним анализ и синтез проекта средствами QP и убедимся в правильности схемы средствами RTL Viewer:




Рис. 31 – Схема проекта в RTL Viewer

Можем увидеть, что полученная в RTL Viewer схема совпадает с той, что была задана по условию (в зелёном блоке отображается тот фрагмент системы, который был создан средствами PD).

## 4. Тестирование проекта

## 4.1. Тестирование средствами ModelSim

## Создание тестового файла

Добавим тест первого класса для созданного проекта:

```
lab_PD3 - tb_lab_PD3_top.sv
 timescale 1 ns / 1 ns
module tb_lab_PD3_top ();
bit reset;
            ledA;
bit[31:0] ledB;
always #50 clk = ~ clk;
            = 1'b0;
    reset
            = 1'b0;
   #200;
            = 1'b1;
   #1000;
    $stop;
lab_PD3_top Lab3_top_inst (.*);
endmodule
```

Рис. 32 – Тестовый файл tb lab PD2 top.sv

Укажем созданный файл в качестве основного тестового файла, который будет выполняться при симуляции средствами ModelSim:




Рис. 33 – Тестовый файл tb lab PD2 top.sv

### Симуляция средствами ModelSim

Выполним компиляцию проекта средствами ModelSim. Для этого запустим waveLab2.do файл:




Рис. 34 – Моделирование проекта средствами ModelSim

#### master

Формирует записи по неким адресам. В начале это тот самый адрес ff, который является заполнителем, пока не поступит обычный адрес. Затем, он начинает формировать запись по 0-му адресу (проходит инициализация + задержка после начала моделирования) По 0-му адресу записываются значения, указанные в writedata (32'h11223344). 32 разряда выкинуто

### my slave (8-битный)

32 разряда было выкинуто, но, поскольку этот slave — 8-битный, у него появляется сигнал wr1D и начинают формироваться данные (сначала младшие 44, потом 33, потом 22, наконец - 11). Во время этого у master возникает сигнал wr1D (wait request). Это означает, что в то время, пока байты 44, 33, 22, 11 последовательно передаются, мастер заторможен. Этот сигнал, Wr1D, сформировала система меж соединений (она увидела, что было подано 4 байта = 32 бита и надо притормозить master, пока производится запись этих байтов в 8-битный my slave).

### my slaveWS (32-битный)

Далее осуществляется «пустой» цикл (со значениями ff). После этого master осуществляет запись по адресу = 4 (значение writedata = 32'h0000eeee). Здесь заметим, что 8-битный my\_slave получает данные в виде 'ee', но у него нету никакого признака write, в отличие от 2-го (32-битного) my\_slaveWS. Соответственно, только 2-ой slave получит значения, но он зафиксирует эти значения только в тот момент, когда master перестанет подавать сигнал waitrequest. В этот момент произойдёт фиксация этих значений и master перейдёт в состояние ended.

Таким образом, происходит последовательная передача в режиме little endian 32битных данных с выставлением waitrequest'a. Происходит выставление waitrequest'a также и в режиме big endian, но уже по инициативе slave (32-битного).

## 4.2. Тестирование средствами Signal Tap II

### Создание файла для отладки

Создадим файл db\_lab\_PD3\_top.sv для отладки модуля lab\_PD3\_top:

Рис. 35 – Файл для отладки модуля верхнего уровня

Создадим модуль ISSPE, укажем файл db\_lab\_PD3\_top.sv файлом верхнего уровня и убедимся в том, что схема, получаемая в результате компиляции, будет верной:




Рис. 36 – Схема проекта с добавлением SP\_unit в RTL Viewer Как видно из схемы SP unit добавлен корректно.

### Настройка Signal Tap II

Выберем сигналы для логического анализатора:




Рис. 37 – Сигналы логического анализатора

Добавим к сигналам конечный автомат:




Рис. 38 – Конечный автомат

Hастроим окно Signal Tap II так, как показано на рисунке ниже:




Рис. 39 – Настройка окна Signal Tap II

### Тестирование на плате средствами Signal Tap II

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.




Рис. 40 – Временные характеристики устройства

Теперь запустим и выполним проверку корректности работы программы на плате. Выполним загрузку разработанного модуля на плату и запустим тестирование:



Рис. 41 – Результат SignalTap II

Полученная временная диаграмма совпадает с той, что была получена в ходе тестирования проекта средствами ModelSim (Рис. 34). Данные поступают и передаются на приёмник корректно.

## 5. Дополнительное задание

## 5.1. Изменение значений по варианту

### Изменение адресов slave

В соответствии с вариантом в списке группы (6 вариант) установим значения адресов для модулей  $my_slave = 24_{10} = 18_{16}$  и  $my_slaveWS = 48_{10} = 30_{16}$  соответственно.




Рис. 42 – Изменение адресов для slave'ов

Окно Adress Мар будет выглядеть следующим образом:




Рис. 43 – Изменённое окно Address Map

## Изменение компонента master

Так как модуль master работает вместе со slave'ами, необходимо также поменять адреса внутри самого компонента master, установив следующие значения:

- address  $1 = 24_{10}$
- data 1 = 287454020 (не изменяется)
- address  $2 = 48_{10}$
- data 2 = 6 (номер варианта)




Рис. 44 – Изменённый модуль master

## 5.2. Тестирование средствами ModelSim

## Симуляция средствами ModelSim

Выполним компиляцию проекта средствами ModelSim. Для этого запустим waveLab2.do файл:




Рис. 45 – Моделирование проекта средствами ModelSim

Заметим, что временная диаграмма корректно обрабатывает изменённые адреса и значения, запись wr1D теперь происходит по адресу  $24_{10} = 18_{16}$  (происходит запись данных data\_1 = 11223344, это значение мы оставляли таким же, как и в первой симуляции), а запись wr2D по адресу  $48_{10} = 30_{16}$  (осуществляется запись данных data\_2 = 6, это значение согласно номеру варианта). Для удобства добавлены курсоры с пометками о том, что происходит на каждом из этапов, так, например становится понятно, что запись одного байта длится 0.1 мкс (или 100 ns). Отсюда следует, что цикл записи my\_slave = 0.4 мкс (или 400 ns), my\_slaveWS = 0.2 мкс (или 200 ns). Также, видим, что задержка обработки для некоторых сигналов составляет 0.1 мкс (или 100 ns).

## 5.3. Тестирование средствами Signal Tap II

### Тестирование на плате средствами Signal Tap II

Настройки Signal Tap II остаются такими же, единственное, что изменяется, некоторые адреса сигналов, так как для дополнительного задания был создан отдельный проект.

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.

Slow 1200mV 85C Model Fmax Summary							
< <filter>&gt;</filter>							
	Fmax	Restricted Fmax	Clock Name	Note			
1	60.71 MHz	60.71 MHz	altera_reserved_tck				

Рис. 46 – Временные характеристики устройства

Теперь запустим и выполним проверку корректности работы программы на плате. Выполним загрузку разработанного модуля на плату и запустим тестирование:




Рис. 47 — Результат SignalTap II

Полученная временная диаграмма совпадает с той, что была получена в ходе тестирования проекта средствами ModelSim (Рис. 34). Данные поступают и передаются на приёмник корректно.

## 6. Вывод

В ходе лабораторной работы успешно разработан и скомпилирован проект в среде ModelSim, включающий в себя master-модуль и два slave-модуля: my\_slave и my\_slaveWS. Анализ временной диаграммы подтвердил корректность передачи данных между модулями.

B 'my\_slave', являющемся 8-битным устройством, подается 32 бита данных, что требует организации очереди для их записи. Именно поэтому возникает необходимость в использовании сигнала wr1D, чтобы обработать эти данные порциями по 8 бит.

С другой стороны, второй slave (my\_slaveWS) является 32-битным устройством, что позволяет обрабатывать 32-битные данные сразу, без необходимости в организации очереди. Поэтому для него используется сигнал wr2D, и данные обрабатываются непосредственно.

Внесенные изменения в адреса и данные были успешно учтены в проекте, и временная диаграмма верно отображает процесс обмена данными между master- и slave-модулями, учитывая их особенности и требования к обработке данных.