Санкт-Петербургский политехнический университет Петра Великого				
Институт компьютерных наук и кибербезопасности				
Высшая школа компьютерных технологий и информационных систем				
Отчёт по лабораторной работе Lab_MS_SV_5				
Дисциплина: Автоматизация проектирования дискретных устройств (на				
английском языке)				
Выполнил студент гр. 5130901/10101 М.Т. Непомнящий (подпись)				
(подпись)				

Руководитель \_\_\_\_\_\_ А.А. Федотов (подпись)

# Оглавление

1. 3	Вадани	e	4
1.1.	Целі	ь работы	4
1.2.	Алго	рритм работы	4
1.3.	Про	грамма работы:	5
2.	Код ре	шения	6
2.1.	Разр	аботка модулей задания	6
2.1	1.1.	Модуль lab_MS_SV5_interface	6
2.1	1.2.	Модуль master	6
2.1	1.3.	Модуль slave_EVEN	7
2.1	1.4.	Модуль slave_ODD	8
2.1.5.		Модуль lab_MS_SV5	8
2.1	1.6.	Структура устройства	9
2.2.	Созд	дание теста первого класса	9
2.3.	Созд	дания модуля для тестирования на плате1	0
2.4.	Наст	гройка Signal Tap II1	1
2.5.	Тест	ирование на плате средствами Signal Tap II	1
3. [	<b>Ц</b> ополі	нительное задание	2
3.1.	Изм	енение модулей	2
3.1	1.1.	Изменение модуля интерфейса	2
3.1	1.2.	Изменение модуля master 1	2
3.1	1.3.	Изменение модуля slave_ODD 1	3
3.1	1.4.	Изменение модуля slave_EVEN 1	3
3.2.	Анал	пиз получившегося устройства1	3
3.3.	Тест	пирование на плате средствами Signal Tap II	4
4. I	Зывод		6

# Список иллюстраций

Рис. 1 – Структура разрабатываемого устройства	4
Рис. 2 – Граф состояний автомата Мура	5
Рис. 3 – Модуль интерфейса lab MS_SV5_interface	
Рис. 4 – Модуль master	
Рис. 5 – Модуль ведомого устройства slave EVEN	
Рис. 6 – Модуль ведомого устройства slave ODD	8
Рис. 7 – Модуль верхнего уровня lab_MS_SV5	
Рис. 8 – Структура разработанного устройства в RTL Viewer	
Рис. 9 – Тестовый файл первого класса для устройства	
Рис. 10 – Моделирование тестового файла средствами ModelSim (wave)	
Рис. 11 – Модуль db для тестирования на плате	
Рис. 12 – Настройка окна Signal Tap II	11
Рис. 13 – Мнемоническая таблица	11
Рис. 14 – Временные характеристики устройства	11
Рис. 15 – Результат SignalTap II	
Рис. 16 – Модифицированный модуль интерфейса	12
Рис. 17 – Модифицированный модуль master	
Рис. 18 – Модифицированный модуль slave ODD	13
Рис. 19 – Модифицированный модуль slave_EVEN	13
Рис. 20 – Структура модифицированного устройства в RTL Viewer	
Рис. 21 – Моделирование мод. устройства средствами ModeklSim (wave)	14
Рис. 22 – Настройка окна Signal Тар II (доп. задание)	
Рис. 23 – Временные характеристики устройства	
Рис. 24 – Результат SignalTap II	

# 1. Задание

## 1.1. Цель работы

Разработать устройство, структура которого будет выглядеть седеющим образом:




Рис. 1 – Структура разрабатываемого устройства

В состав устройства входят:

- Модуль master ведущее устройство, формирует обращение к двум ведомым устройствам.
- Модули slave\_EVEN и slave\_ODD ведомые устройства, управляемые мастером.
- Модуль bus\_MM экземпляр интерфейса, обеспечивающий подключение мастера и ведомых устройств.

Выводы устройства (выделены зеленым цветом):

- CLK вход тактового сигнала.
- reset синхронный сброс всех устройств
- D odd восьмиразрядный выход
- D even восьмиразрядный выход

# 1.2. Алгоритм работы

Алгоритм работы разрабатываемого устройства определяется алгоритмами работы его модулей:

- Модуль master:
  - Содержит конечный автомат Мура с тремя состояниями: initSM, пор, wr1D (его граф состояний приведён на ).
  - о Генерирует комбинационные сигналы:
    - address (8 бит) адреса.
    - writedata (8 бит) данные.
    - write разрешение записи.
  - о Использует 8-разрядный счетчик спt для формирования адреса и данных.




Рис. 2 – Граф состояний автомата Мура

- Модуль slave EVEN:
  - о Записывает значение шины данных во внутренний регистр, если адрес четный и разрешение на запись установлено.
  - о Выдаёт значение внутреннего регистра на выход.
- Модуль slave ODD:
  - о Записывает значение шины данных во внутренний регистр, если адрес нечетный и разрешение на запись установлено.
  - о Выдаёт значение внутреннего регистра на выход.

# 1.3. Программа работы:

- 1. Разработать описание интерфейса lab MS SV5 interface.sv с сигналами CLK и reset.
- 2. Создать модуль master в файле master.sv, используя интерфейс.
- 3. Создать модуль slave ODD в файле slave ODD.sv, используя интерфейс.
- 4. Создать модуль slave EVEN в файле slave EVEN.sv, используя интерфейс.
- 5. Объединить модули в верхнеуровневый модуль lab\_ms\_sv5 в файле lab\_ms\_sv5.sv, используя интерфейс.
- 6. Скомпилировать модуль lab ms sv5 в Quartus.
- 7. Отобразить структуру устройства с помощью RTL Viewer, включая проверку и включение структуры в отчет.
- 8. Разработать тестовый модуль tb\_lab\_MS\_SV5.sv с временной диаграммой результатов теста.
- 9. Разработать отладочный модуль db\_lab\_MS\_SV5.sv, содержащий lab\_ms\_sv5 и SP\_unit для задания сигнала reset.
- 10. Создать файл lab\_ms\_sv5.stp для SignalTapII с настройками, соответствующими временной диаграмме из моделирования.

# 2. Ход решения

## 2.1. Разработка модулей задания

### 2.1.1. Модуль lab\_MS\_SV5\_interface

Создадим файл lab\_MS\_SV5\_interface.sv, который будет представлять из себя интерфейс для взаимодействия между разными модулями в устройстве:

```
lab_MS_SV5 - lab_MS_SV5_interface.sv

interface bus_MM (input bit CLK, input bit reset);
bit [7:0] address;
bit [7:0] writedata;
bit write;
endinterface
```

Рис. 3 – Модуль интерфейса lab MS SV5 interface

В данном случае интерфейс определяет структуру работы шины bus\_MM, которая используется для передачи данных и управляющих сигналов между модулями master, slave EVEN и slave ODD.

На входы этого интерфейса поступают сигнал CLK, а также resest, необходимый для перехода в начальное состояние конечного автомата initSM.

На выходы подаётся 3 вида сигналов:

- address сигнал адреса, используемый для доступа к различным устройствам на пине.
- writedata: данные, передаваемые по шине для записи в устройства.
- write: управляющий сигнал, указывающий, что на шину отправляются данные.

Таким образом, модуль lab\_MS\_SV5\_interface обеспечивает общий интерфейс для всех модулей в системе, что позволяет им взаимодействовать друг с другом посредством передачи данных и управляющих сигналов через шину bus\_MM.

#### 2.1.2. Модуль master

Используя созданный выше интерфейс, разработаем модуль master, в котором будет содержаться описание работы автомата Мура, алгоритм работы которого приведён в задании (Рис. 2).

```
lab_MS_SV5 - master.sv
`timescale 1 ns / 1 ns
module master (bus_MM bus);
   enum bit[1:0] {initSM, nop, wr1D} fsm_MM;
   bit [7:0] cnt;
    always_ff @ (posedge bus.CLK)
        fsm_MM <= initSM;</pre>
    end else
        case (fsm_MM)
           initSM : fsm_MM <= nop;</pre>
            nop : fsm_MM <= wr1D;
wr1D : begin
                         fsm_MM <= nop;
                         cnt <= cnt + 8'd1;</pre>
       case (fsm MM)
                bus.address = cnt;
                bus.write
                bus.writedata = cnt:
              bus.address = 8'd99;
bus.write = 1'd0;
                bus.writedata = 8'd99;
endmodule
```

Рис. 4 – Модуль master

Таким образом, модуль master представляет собой управляющий блок (ведущим устройством), который управляет записью данных на шину bus\_MM в соответствии с состоянием автомата fsm\_MM. В зависимости от текущего состояния автомата модуль master генерирует адрес, данные и управляющий сигнал записи для шины bus\_MM, чтобы передать данные на шину для последующей обработки другими модулями (формирует обращение к двум ведомым устройствам slave\_EVEn и slave\_ODD).

#### 2.1.3. Модуль slave EVEN

Создадим модуль ведомого устройства slave\_EVEN:

```
index in the second of th
```

Рис. 5 – Модуль ведомого устройства slave EVEN

Модуль slave\_EVEN представляет собой часть системы, которая работает как управляемое устройство и отвечает за обработку данных, переданных по шине bus\_MM, когда адрес данных указывает на четное значение.

Это устройство ожидает сигнал сброса reset и тактового сигнала CLK.

- В случае, если модуль не находится в сброшенном состоянии, данные поступают на шину и происходит проверка адреса. Если он чётный, то сигнал активен, данные записываются в выходной порт D even.
- В случае, если модуль сброшен, он ожидает поступления новых сигналов, которые будут обладать чётным адресом

#### 2.1.4. Модуль slave ODD

Создадим аналогичное slave\_EVEN управляемое устройство slave\_ODD, которое будет обрабатывать только нечётные сигналы:

```
lab_MS_SV5 - slave_ODD.sv

itimescale 1 ns / 1 ns
module slave_ODD (
    bus_MM bus,
    output bit[7:0] D_odd

j;
always_ff @(posedge bus.CLK)
    if (bus.reset)
        D_odd <= 0;
else
    if ((bus.address ==? 8'b??????1) & (bus.write == '1))

        D_odd <= bus.writedata;
endmodule</pre>
```

Рис. 6 – Модуль ведомого устройства slave ODD

### 2.1.5. Модуль lab\_MS\_SV5

Создадим модуль верхнего уровня lab MS SV5:

```
lab_MS_SV5 - lab_ms_sv5.sv

1 `timescale 1 ns / 1 ns
2 module lab_ms_sv5 (
3 input bit CLK,
4 input bit reset,
5 output bit [7:0] D_even,
6 output bit [7:0] D_odd

7 );
8 bus_MM bus (.*);
9 master UUT_master (.*);
10 slave_EVEN UUT_slave_EVEN (.*);
11 slave_ODD UUT_slave_ODD (.*);
12 endmodule
13
```

Рис. 7 – Модуль верхнего уровня lab MS SV5

Модуль lab\_MS\_SV5 это контроллер, который объединяет и управляет работой: master, slave\_EVEN и slave\_ODD. Он синхронизирует их работу с CLK и сигналом сброса reset, а также осуществляет передачу данных между ними через шину bus MM.

### 2.1.6. Структура устройства

Убедимся в том, что устройство разработано и его структура в RTL Viewer соответствует требованиям задания (Рис. 1):




Рис. 8 – Структура разработанного устройства в RTL Viewer

Как видим, полученное устройство имеет структуру, удовлетворяющую требованиям задачи.

# 2.2. Создание теста первого класса

Напишем тест первого класса для только что созданного устройства:

```
lab_MS_SV5 - tb_lab_MS_SV5.sv

1    `timescale 1 ns / 1 ns
2    module tb_lab_MS_SV5 ();
3    bit CLK;
4    bit reset = '1;
5    bit [7:0] D_even;
6    bit [7:0] D_odd;
7    lab_ms_sv5 UUT (.*);
8    initial
9    forever #5 CLK = ~CLK;
10    initial begin
11    #7;
12    reset = '0;
13    repeat (32) @(negedge CLK);
14    $stop;
15    end
16    endmodule
17
```

Рис. 9 – Тестовый файл первого класса для устройства

Данный тест позволит пройтись по всем состояниям конечного автомата. Чтобы проверить корректность работы данного теста, укажем в качестве рассматриваемых значений ор a=10, ор b=3.




Рис. 10 – Моделирование тестового файла средствами ModelSim (wave)

Проанализируем полученную временную диаграмму:

- Сигнал fsm\_MM выводит название состояние конечного автомата в конкретный момент времени.
- Сигналы address и writedata совпадают, так как значение writedata записывается по адресу, который указан в сигнале address.
- Сигнал write работает корректно (запись происходит в состоянии wr1D, а в состоянии пор сигнал = 0 и модуль ожидает сигнала или условия, при котором будет необходимо выполнить запись данных).
- Также, заметим, что изменение адреса происходит правильно: он увеличивается после каждого прохода состояния wr1D (т. е. при осуществлении записи) и не увеличивается в состоянии пор, т. к. запись не осуществляется.
- Сигналы D\_even и D\_odd так же работают корректно, т. к. принимают значение 1 только при поступлении чётного и нечётного адресов соответственно.

Как видим, все состояния и сигналы обрабатываются корректно.

# 2.3. Создания модуля для тестирования на плате

Теперь разработаем модуль для тестирования программы на плате:

Рис. 11 – Модуль db для тестирования на плате

# 2.4. Настройка Signal Tap II

Для ввода значений в модуль будем использовать ISSP, там же будем смотреть результат. Дополнительно добавим Signal Tap II, в котором будем получать значения по изменению состояний и получать результат в виде названия состояния и адреса:




Рис. 12 – Настройка окна Signal Tap II

Составим мнемоническую таблицу, чтобы при симуляции отображался не просто код состояния, а его название:




Рис. 13 – Мнемоническая таблица

# 2.5. Тестирование на плате средствами Signal Tap II

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.




Рис. 14 – Временные характеристики устройства

Теперь запустим и выполним проверку корректности работы программы на плате. Выполним загрузку разработанного модуля на плату и запустим тестирование:



Рис. 15 – Результат SignalTap II

# 3. Дополнительное задание

## 3.1. Изменение модулей

В контексте дополнительного задания нам нужно модифицировать устройство из первой части путём добавления modport.

### 3.1.1. Изменение модуля интерфейса

Внесём изменения в описание интерфейса lab\_MS\_SV5\_interface, добавив modport для master и slave.

```
lab_MS_SV5_extra_task-lab_MS_SV5_interface.sv

interface bus_MM (input bit CLK, input bit reset);
bit [7:0] address;
bit [7:0] writedata;
bit write;

modport master (
input CLK, reset,
output address, writedata, write
);

modport slave (
input CLK, reset,
output address, writedata, write
);

modport slave (
input CLK, reset,
output address, writedata, write
);

endinterface
```

Рис. 16 – Модифицированный модуль интерфейса

### 3.1.2. Изменение модуля master

В соответствии с только что модифицированным модулем интерфейса, изменим файл master.sv:

Рис. 17 – Модифицированный модуль master

#### 3.1.3. Изменение модуля slave ODD

Модифицируем модуль управляемого устройства slave ODD:

Рис. 18 – Модифицированный модуль slave ODD

### 3.1.4. Изменение модуля slave\_EVEN

Рис. 19 – Модифицированный модуль slave EVEN

# 3.2. Анализ получившегося устройства

Здесь, в отличие от предыдущей части, мы имеем более развёрнутую структуру, т. к. она отражает буферы slave и master, которые были вырезаны из интерфейса.




Рис. 20 — Структура модифицированного устройства в RTL Viewer

Тестовый файл остаётся таким же, проверим, что при запуске теста средствами ModelSim полученная временная диаграмма совпадёт с той, что была получена при моделировании тестового модуля первой части (Рис. 10):



Рис. 21 – Моделирование мод. устройства средствами ModeklSim (wave)

Как и ожидалось, работа тестового модуля модифицированного устройства совпала с работой тестового модуля из первой части.

# 3.3. Тестирование на плате средствами Signal Tap II

Настройка окна SignalTab II выглядит так же, как и в первой часте. Единственное, что изменяется, значение по варианту. В данном случае это 6+5=11 (нечётное число), т. е. в поле сигнала D\_odd нужно указать значение = 11. Это число будет определять на каком адресе будет происходить захват.




Рис. 22 – Настройка окна Signal Тар II (доп. задание)

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.



Рис. 23 – Временные характеристики устройства

Теперь запустим и выполним проверку корректности работы программы на плате. Выполним загрузку разработанного модуля на плату и запустим тестирование:



Рис. 24 – Результат SignalTap II

## 4. Вывод

В результате выполнения лабораторной работы было разработано устройство с использованием модулей master, slave\_EVEN и slave\_ODD, объединенных через интерфейс lab\_MS\_SV5\_interface. Реализовано взаимодействие между модулями посредством шины bus\_MM, что обеспечивает передачу данных и управляющих сигналов. После внесения модификаций, включая добавление modport в интерфейс и соответствующие изменения в модулях, устройство было протестировано на плате с использованием Signal Tap II. В результате была подтверждена корректность работы программы, что подтверждает функциональность и правильность реализации задачи.

Использование интерфейсов в проекте помогло структурировать его и улучшить взаимодействие между компонентами. Это позволило сделать проект более понятным и гибким, облегчая разработку, отладку и поддержку кода. Интерфейсы позволяют явно определить, какие данные и сигналы обмениваются между модулями, что делает код более читаемым и упрощает его использование в других проектах.