Санкт-Петербургский политехнический университет Петра Великого	
Институт компьютерных наук и кибербезопасности	
Высшая школа компьютерных технологий и информационных систем	
Отчёт по лабораторной работе Lab_MS_SV_3	
Дисциплина: Автоматизация проектирования дискретных устройств (на	
английском языке)	
,	
5120001/10101 N.T. II	U
Выполнил студент гр. 5130901/10101 М.Т. Непомнящи (подпись)	1И
(подпись)	

Руководитель \_\_\_\_\_\_ А.А. Федотов (подпись)

# Оглавление

1.	Задание	4
	Цель работы	
2.	Ход решения	5
2.1.	Создание LFSR модуля	5
2.2.	Создание теста первого класса	6
2.3.	Создания модуля для тестирования на плате	9
2.4.	Настройка Signal Tap II	10
2.5.	Тестирование на плате средствами Signal Tap II	11
3.	Вывод	13

# Список иллюстраций

Рис. 1 – Пакет для типов данных	5
Рис. 2 – Модуль АЛУ	5
Рис. 3 – Структура модуля АЛУ в RTL Viewer	6
Рис. 4 – Тестовый файл для модуля АЛУ (1)	
Рис. 5 – Тестовый файл для модуля АЛУ (2)	7
Рис. 6 – Моделирование тестового файла средствами ModelSim (wave)	
Рис. 7 – Моделирование тестового файла средствами ModelSim (cmd)	
Рис. 8 – Модифицированный модуль для теста первого класса	8
Рис. 9 – Общая вывод после симуляции модифицированного tb	8
Рис. 10 – Результат SLU_out > 127	9
Рис. 11 – Обработка случая остатка от деления на 0	9
Рис. 12 – Обработка случая деления на 0	9
Рис. 13 – Модуль db для тестирования на плате	9
Рис. 14 — Настройка окна Signal Tap II	10
Рис. 15 – Настройка Signal Probe	10
Рис. 16 – Мнемоническая таблица	10
Рис. 17 – Симуляция в Signal Probe (op_a = 10, op_b = 3)	11
Рис. 18 – Результат SP (ADD, op_a = 10, op_b = 3)	11
Рис. 19 – Результат SP (SUB, op_a = 10, op_b = 3)	11
Рис. 20 – Результат SP (MUL, op_a = 10, op_b = 3)	11
Рис. 21 – Результат SP (DIV, op_a = 10, op_b = 3)	
Рис. 22 – Результат SP (VAR, op_a = 10, op_b = 3)	11
Рис. 23 – Результат SP (ADD, op_a = 127, op_b = 127)	12
Рис. 24 – Временные характеристики устройства	

# 1. Задание

### 1.1. Цель работы

Создать АЛУ (арифметико-логическое устройство) с параметризированной разрядностью (width=8, по умолчанию). Реализуется как комбинационная схема. Выполняет знаковые операции:

- ADD сложение.
- SUB вычитание.
- MUL умножение.
- DIV деление.
- VAR по варианту

#### Выводы устройства:

- ops вход кода операции (3 бита в Вашем проекте, в примерах ниже 2 бита ).
- ор а вход операнда А: знаковый (разрядность width).
- ор b вход операнда В: знаковый (разрядность width).
- ALU out выход результата: знаковый (разрядность width).
- CLK вход тактового сигнала, для синхронизации ISSPE и SignalTapII.

#### 1.2. Программа работы:

- 1. Разработать описание устройства АЛУ (модуль lab\_MS\_SV4) на SystemVerilog, используя пакет и структуру.
  - Создать пакет (lab\_MS\_SV4\_pack.sv) с определением структуры и другими необходимыми конструкциями.
  - В основном файле (lab MS SV4.sv) передать структуру в модуль.
- 2. Разработать тест (tb lab MS SV4.sv) для проверки АЛУ.
  - Создать тест первого класса без автоматической проверки. Выбрать значения данных, демонстрирующие правильность работы всех операций, включая дополнительные.
  - Представить результаты теста в отчете: временная диаграмма и вывод в консоль.
- 3. Разработать модуль верхнего уровня для отладки (db\_lab\_MS\_SV4), содержащий модуль lab MS\_SV4 и модуль SP unit.
  - Модуль SP\_unit обеспечивает возможность задания входных сигналов, синхронизируемых тактовым сигналом CLK, без использования кнопок на плате, и отображения результата.
- 4. Используя ISSPE, провести анализ работы lab\_MS\_SV4 и зафиксировать работоспособность устройства АЛУ, демонстрируя выполнение всех операций, включая дополнительные.
- 5. Настроить SignalTapII для получения временной диаграммы, аналогичной примеру, и отобразить соответствующую дополнительную операцию.

# 2. Ход решения

### 2.1. Создание LFSR модуля

Создадим пакет для типов данных, которые будут использоваться в проекте:

```
lab_MS_SV4 - lab_MS_SV4_pack.sv

package lab_MS_SV4_pack;
parameter width = 8;
typedef enum bit[2:0] {ADD='0, SUB, MUL, DIV, VAR} opcode_t;
typedef bit signed [width-1:0] data_y;
typedef struct packed {
    opcode_t opc;
    data_y op_a;
    data_y op_b;
} INST_t;
endpackage : lab_MS_SV4_pack
```

Рис. 1 – Пакет для типов данных

В этом пакете мы храним коды операций (ADD='0, SUB, MUL, DIV, VAR) и общий тип данных для их входов и выходов. Эта информация помещена в один общий пакет.

Теперь, в соответствии с только что созданным модулем и вариантом задания создадим модуль АЛУ, где пропишем то, как работают операции с арифметической точки зрения:

```
lab_MS_SV4 - lab_MS_SV4.sv
`timescale 1ps/1ps
import lab_MS_SV4_pack::*;
module lab_MS_SV4(
    input INST t INST,
    output data_y ALU_out
    always_comb begin
        case (INST.opc)
            ADD: ALU_out = INST.op_a + INST.op_b;
            SUB: ALU_out = INST.op_a - INST.op_b;
            MUL: ALU_out = INST.op_a * INST.op_b;
            DIV: ALU_out = INST.op_a / INST.op_b;
            VAR: ALU_out = INST.op_a % INST.op_b;
            default: ALU_out = 0; // Обработка значения по умолчанию
    end
endmodule
```

Рис. 2 – Модуль АЛУ

\*Здесь VAR — это операция нахождения остатка от деления нацело ор\_а на ор\_b, заданная по варианту.

После компиляции данного модуля можем увидеть, что его структура в RTL Viewer выглядит следующим образом:




Рис. 3 – Структура модуля АЛУ в RTL Viewer

# 2.2. Создание теста первого класса

Напишем тест первого класса для только что созданного модуля АЛУ:

Рис. 4 – Тестовый файл для модуля АЛУ (1)

Рис. 5 – Тестовый файл для модуля АЛУ (2)

Данный тест позволит пройтись по всем обрабатываемым в модуле АЛУ операциям и выведет их результат в консоль. Чтобы проверить коррекстность работы данного теста, укажем в качестве рассматриваемых значений ор a = 10, ор b = 3.

Wave - Default										
<b>&amp;</b>	Msgs									
# /tb_lab_MS_SV4/INST	-No Data-	ADD 10	3 SUB 10 3	MUL 10 3	DIV 10 3	VAR 10 3	ADD 10 3			
■ / /tb_lab_MS_SV4/AL	-No Data-	13	7	30	3	1	13			

Рис. 6 – Моделирование тестового файла средствами ModelSim (wave)

Рис. 7 – Моделирование тестового файла средствами ModelSim (cmd)

Заметим, что данный тест ограничен количеством одной парой значений. Чтобы провести полноценное тестирование модифицируем файл tb таким образом, чтобы он охватывал все возможные пары значений ор\_а и ор\_b (реализуем с помощью вложенного цикла for):

```
lab_MS_SV4 - tb_lab_MS_SV4.sv
     `timescale 1ps/1ps
    import lab_MS_SV4_pack::*;
    module tb_lab_MS_SV4();
        INST_t INST;
        data_y ALU_out;
        lab_MS_SV4 UUT (.ALU_out, .INST);
                 for (int j = 0; j < 256; j++) begin
                     INST.op_a = i;
                     INST.op_b = j;
                     for (int op = 0; op < 5; op++) begin
                         case (INST.opc)
                             ADD: $display("\tADD: \tALU_out =
                              SUB: $display("\tSUB: \tALU_out =
                             MUL: $display("\tMUL: \tALU_out =
22 ; , INST.op_a, INST.op_bpIMtU$dusp]ay("\tDIV: \tALU_out =
23 ;#, INST.op_a, INST.op_byARtU$duta)]ay("\tVAR: \tALU_out =
24 ;%% INST.op_a, INST.op_bde&bUlout$display("Invalid operation\n");
25 ;=, INST.op_a, INST.op_dbasALU_out);
26 ;\n", INST.op_a, INSIN6p.bpcA&U_N8t)opc.next();
            while (INST.opc != INST.opc.first());
            $stop;
    endmodule
```

Рис. 8 – Модифицированный модуль для теста первого класса

Теперь смоделируем созданный файл средствами ModelSim и проанализируем полученные данные:




Рис. 9 – Общая вывод после симуляции модифицированного tb

Рассмотрим отдельно краевые значения:



Рис. 10 - Результат SLU out > 127

На рисунке выше можем увидеть, что выводится отрицательное число, однако, если раскрыть его и посмотреть на его бинарный код, то станет понятно, что это связано с тем, что мы выводим значения в дополнительном коде.

Также, в код добавлены обработки специальных случаев, которые выводятся в консоль. На рисунке ниже представлен пример такого вывода для обработки ошибочных значений при выполнении операции, заданной по варианту (остаток от деления на ноль):

```
* VAR: ALU_out = -12 % -2 = 0;

** Error: 3248550 Modulo by zero occurred: Error 0 VAR 0

** Time: 3248550 Modulo by zero occurred: Error 0 VAR 0

** VAR: ALU_out = -11 % 1 = 0;

VAR: ALU_out = -11 % 1 = 0;

VAR: ALU_out = -11 % 2 = -1;

** Puc. 11 — Обработка случая остатка от деления на 0

** DIV: ALU_out = -81 / -2 = 40;

** ITME: 2416650 ps Scope: tb_lab_MS_SV4 File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/lab7 - lab_MS_SV4/lab_MS_SV4/tb_lab_MS_SV4.sv Line: 37

** Time: 2416650 ps Scope: tb_lab_MS_SV4 File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/lab7 - lab_MS_SV4/lab_MS_SV4.sv Line: 37

** DIV: ALU_out = -80 / 1 = -80;

** DIV: ALU_out = -80 / 1 = -80;

** DIV: ALU_out = -80 / 1 = -80;
```

Рис. 12 – Обработка случая деления на 0

Остальные граничные случаи также обрабатываются корректно, однако в конкретном тесте сложно найти их выводы из-за обработки всех возможных значений (синтаксис обработки таких случаев схож с приставленным выше примером, поэтому можно просто посмотреть код, чтобы увидеть, что будет выводиться в конкретном случае).

Как видим, все операции работают корректно и выводят верный результат.

### 2.3. Создания модуля для тестирования на плате

Теперь разработаем модуль для тестирования программы на плате:

```
import lab_MS_SV4_pack::*;

module db_lab_MS_SV4(
    (* altera_attribute = "-name IO_STANDARD \"3.3-V LVCMOS\"", chip_pin = "23" *)
    input CLK

i
```

Рис. 13 – Модуль db для тестирования на плате

## 2.4. Настройка Signal Tap II

Для ввода значений в модуль будем использовать ISSP, там же будем смотреть результат. Дополнительно добавим Signal Tap II, в котором будем получать значения по изменению типа операции и получать результат в виде сегментов:




Рис. 14 – Настройка окна Signal Tap II

Перегруппируем S[18..0] сигналы в SP так, чтобы первая подгруппа (S[18..16]) отвечала за номер операции в пакете, вторая подгруппа (S[15..8]) отвечала бы за первое число ор\_а, а третья подгруппа (S[7..0]) — за число ор\_b:

<b>1</b> 0			
Index	Type	Alias	Name
P[70]	**		■ ALU out
S[1816]	-50		⊕ operation
S[158]	-600		⊕ op a
S[70]	-63-		⊕ op b

Рис. 15 – Настройка Signal Probe

Составим мнемоническую таблицу, чтобы при симуляции отображался не просто код операции, а её название:




Рис. 16 – Мнемоническая таблица

## 2.5. Тестирование на плате средствами Signal Tap II

Теперь запустим и выполним проверку корректности работы программы на плате. Выполним загрузку разработанного модуля на плату и запустим тестирование:



Рис. 17 – Симуляция в Signal Probe (op\_a = 10, op\_b = 3)

Как видим, значение было посчитано верно.

Теперь будем последовательно выполнять ввод номера операции, а также сами значения переменных непосредственно в редакторе SP, чтобы значение ALU\_out выводилось в режиме реального времени. Примеры таких тестов для одной пары чисел представлены ниже (ор a = 10, ор b = 3):

<u>a</u> 0													
Index	Type	Alias	Name	Data	-8	-7	-6	-5	-4	-3	-2	-,1	0
P[70]	**		<b>■ ALU out</b>	13					13				
S[1816]	-5-5-		operation	0					0				
S[158]	-5/20-		⊕ op a	10					10				
S[70]	-50-		⊕ op b	3					3				
			Рис. 18 – Рез	зультат S	P (A	DD, o	$p_a =$	10, op	b = 3	)			
<b>∄</b> 0													
Index	Type	Alias	Name	Data	<sub>-</sub> 8	-7	-6	-5	-4	-3	-2	-1	0
P[70]	孝.7		<b>■ ALU out</b>	7					7				
S[1816]	-60-		operation	1					1				
S[158]	-60-		⊕ op a	10					10				
S[70]	-26-5-		⊕ op b	3					3				
			Рис. 19 – Pe	зультат S	SP (S	UB, c	p a =	10, op	b = 3)				
<b>₹</b> 0							<u> </u>						
Index	Type	Alias	Name	Data	-8	-7	-6	-5	-4	-3	-2	-,1	O
P[70]	**		⊕ ALU out	30					30				
S[1816]	-26-30-		⊕ operation	2					2				
S[158]	-26-35-		⊕ op a	10					10				
S[70]	-50-		⊕ op b	3					3				
			Рис. 20 – Рез	зультат S	P (M	IUL, o	op a =	10, op	b=3	)			
<b>∄</b> 0													
Index	Type	Alias	Name	Data	-8	-7	-6	-5	- <del>4</del>	-3	-2	-1	0
P[70]	**		<b>⊕</b> ALU out	3					3				
S[1816]	-25-00-		operation	3					3				
S[158]	-20-		⊕ op a	10					10				
S[70]	-26-		⊕ op b	3					3				
			Рис. 21 – Ре	зультат S	SP (D	IV, o	p a = 1	10, op	b = 3)				
<b>a</b> 0				-			1						
Index	Type	Alias	Name	Data	<sub>-</sub> -8	-7	-6	-5	-4	-3	-2	-,1	O,
P[70]	**		<b>⊞</b> ALU out	1					1				
S[1816]	-500		operation	4					4				
S[158]	-260-		⊕ op a	10					10				
S[70]	-50		⊕ op b	3					3				
				_									

Рис. 22 – Результат SP (VAR, op a = 10, op b = 3)

Протестируем случай с переполнением:

<b>∄</b> 0								,				
Index	Type	Alias	Name	Data	-8	-7	-6	-5	-4	-3	-2	-,1
P[70]	<b>本</b> 3.		<b>⊞</b> ALU out	0					0			
S[1816]	-25-30-		⊕ operation	0					0			
S[158]	-25-45-		⊕ op a	-127					-127			
S[70]	-26-30-		⊕ op b	127					127			

Рис. 23 -Результат SP (ADD, op\_a = 127, op\_b = 127)

Заметим, что результат выдаётся неверный. Это связано с тем, что происходит переполнение, поэтому при вводе есть ограничение на вводимые числа. Чтобы её вычислить надо рассмотреть операцию умножения, так как эта операция позволяет получить наибольшую разрядность выходного числа при одних и тех же входных переменных (размерности переменных складываются).

Выполним полную компиляцию. В отчете о компиляции видно, что устройство удовлетворяет временным параметрам.

Slo	Slow 1000mV 85C Model Fmax Summary									
•	< <filter>&gt;</filter>									
	Fmax	Restricted Fmax	Clock Name	Note						
1	71.16 MHz	71.16 MHz	altera_reserved_tck							

Рис. 24 – Временные характеристики устройства

### 3. Вывод

В результате создания проекта на разработку АЛУ с параметризированной разрядностью и использованием пакетирования в SystemVerilog было достигнуто несколько значимых результатов.

Во-первых, использование пакета для хранения типов данных и определения кодов операций позволило сделать код более читаемым и модульным. Это упростило разработку и отладку проекта, так как изменения в типах данных или кодах операций можно внести в едином месте, и они автоматически отразятся на всех остальных частях проекта.

Во-вторых, модульность проекта была улучшена благодаря пакетированию. Каждый модуль (ALU, тестовое окружение, модуль для тестирования на плате) был разделен на отдельные компоненты, что сделало проект более гибким и масштабируемым. Это позволяет легко расширять функциональность проекта или переиспользовать его компоненты в других проектах.

Наконец, использование пакета способствует повышению производительности и уменьшению вероятности ошибок. За счет того, что типы данных и коды операций определены один раз и использованы во всех частях проекта, уменьшается вероятность ошибок при внесении изменений и обеспечивается единообразие данных в проекте.

Таким образом, применение пакетирования в проекте на разработку АЛУ существенно облегчило процесс разработки, повысило его модульность и гибкость, а также способствовало повышению производительности и уменьшению вероятности ошибок.