

Санкт-Петербургский политехнический университет Петра Великого  
Институт компьютерных наук и кибербезопасности  
Высшая школа компьютерных технологий и информационных систем

### **Отчёт по лабораторной работе № 10**

Дисциплина: Языки описания аппаратных средств вычислительных систем.

Выполнил студент гр. 5130901/10101 \_\_\_\_\_ Д.Л. Симоновский  
(подпись)

Руководитель \_\_\_\_\_ А.А. Федотов  
(подпись)

“01” ноября 2023 г.

Санкт-Петербург

2023

## **Оглавление**

<b>1. Задача:</b>	<b>2</b>
<b>2. Решение:</b>	<b>3</b>
<b>3. Вывод:</b>	<b>10</b>

# 1. Задача:

На языке Verilog разработать:

- Модуль `ss_cntr` – параметризованный модуль управления динамическим отображением для 4-разрядного 7-сегментного индикатора.
- Модуль `lab_2s` – оберточный модуль, осуществляющий подключение к выводам компонента `ss_cntr` выводов, на плате; задание константных значений выводам компонента `ss_cntr`; задание коэффициента деления счетчика.

**Модуль `ss_cntr`:**

**Входы:**

- `clk` – тактовый сигнал.
- `rst_n` – синхронный сброс, активный уровень – 0.
- `[3:0] A` – вход данных.
- `[3:0] B` – вход данных.
- `[3:0] C` – вход данных.
- `[3:0] D` – вход данных.

**Выходы:**

- `[6:0] ss` – выходы данных для 7-сегментного индикатора.
- `[4:1] dig` – выходы управления включением разрядов 4-разрядного 7-сегментного индикатора.




Рис. 1.1. Структура устройства `ss_cntr`.

**Состав устройства:**

- `rst_rg` – синхронизатор сигнала сброса, компонент должен содержать 2 последовательно включенных триггера.
- `d_rg` – компонент, содержащий 4 регистра для хранения 4-х наборов входных данных.
- `MUX2` – параметризованный мультиплексор  $4(N\text{бит}) \Rightarrow 1(N\text{бит})$ , реализованный как комбинационная схема. Параметр `N` – разрядность мультиплексора (базовое значение = 4).
- `b2ss` – преобразователь двоичного кода в 7-сегментный реализованный как комбинационная схема.
- `cnt_div` – счетчик-делитель с параметризованным коэффициентом деления.
- `FSM` – конечный автомат, обеспечивающий управление блоком `MUX` и формирование сигналов включения разрядов 7-сегментного индикатора.




Рис. 1.2. Граф переходов модуля FSM.

- ss\_rg – регистр хранения выходных данных 7-сегментного индикатора.
- dig\_rg – регистр хранения сигналов управления 7-сегментного индикатора [4:1] dig).

**Модуль lab\_2s:**

**Входы:**

- clk – тактовый сигнал.
- rst\_n – синхронный сброс, активный уровень – 0.

**Выходы:**

- [6:0] ss – выходы данных для 7-сегментного индикатора.
- [4:1] dig – выходы управления включением разрядов 4-разрядного 7-сегментного индикатора.




Рис. 1.3. Структура устройства lab\_2s.

**Состав устройства:**

- ss\_rst – компонент разработанного модуля.

## 2. Решение:

Реализуем каждое из устройств, начнем с FSM, это конечный автомат, граф которого приведен на Рис. 1.2, реализуем его следующим образом:

```

1  module FSM
2  (
3      input rst_ni, clk, ENA,
4      output reg [4:1] digi,
5      output reg [1:0] sel
6  );
7
8      parameter S0 = 0, S1 = 1, S2 = 2, S3 = 3;
9      reg [1:0] state = S0;
10
11     always @(posedge clk or negedge rst_ni) begin
12         if (~rst_ni)
13             state <= S0;
14         else if (ENA) case (state)
15             S0: state <= S1;
16             S1: state <= S2;
17             S2: state <= S3;
18             S3: state <= S0;
19         endcase
20     end
21
22     always @(state) begin
23         case (state)
24             S0: begin
25                 digi = 4'b0001;
26                 sel = 2'b00;
27             end
28             S1: begin
29                 digi = 4'b0010;
30                 sel = 2'b01;
31             end
32             S2: begin
33                 digi = 4'b0100;
34                 sel = 2'b11;
35             end
36             S3: begin
37                 digi = 4'b1000;
38                 sel = 2'b10;
39             end
40         endcase
41     end
42 endmodule
43

```

Рис. 2.1. FSM на Verilog.

Выполним компиляцию и синтез, чтоб удостовериться, что схема действительно скомпилировалась, как конечный автомат:




Рис. 2.2. RTL Viewer.

Далее реализуем тестовый модуль FSM\_tb:

```

1  module FSM_tb ();
2      reg rst_ni, clk, ENA;
3      reg [4:1] digi;
4      reg [1:0] sel;
5
6      FSM FSM (rst_ni, clk, ENA, digi, sel);
7
8      localparam CLK_PERIOD = 20;
9
10     initial begin
11         clk = 1'b0;
12         forever # (CLK_PERIOD / 2) clk = ~clk;
13     end
14
15     function check (
16         input [4:1] exp_digi,
17         input [1:0] exp_sel
18     );
19         if (exp_digi != digi || exp_sel != sel) begin
20             $display("Expected: %d, %d\nReal: %d, %d", exp_digi, exp_sel, digi, sel);
21             $stop;
22         end
23     endfunction
24
25     initial begin
26         rst_ni = 1'b1;
27         ENA = 1'b1;
28         #CLK_PERIOD
29         check(4'b0010, 2'b01);
30         #CLK_PERIOD
31         check(4'b0100, 2'b11);
32         #CLK_PERIOD
33         check(4'b1000, 2'b10);
34         ENA = 1'b0;
35         #CLK_PERIOD
36         check(4'b1000, 2'b10);
37         ENA = 1'b1;
38         #CLK_PERIOD
39         check(4'b0001, 2'b00);
40         #CLK_PERIOD
41         check(4'b0010, 2'b01);
42         rst_ni = 1'b0;
43         # (CLK_PERIOD / 10)
44         check(4'b0001, 2'b00);
45         rst_ni = 1'b1;
46         # (CLK_PERIOD / 10 * 9)
47         check(4'b0010, 2'b01);
48         $display("All tests have been passed!");
49         $stop;
50     end
51 endmodule
52
53

```

Рис. 2.3. FSM\_tb на Verilog.

Это тест 2 класса, все ожидаемые значения записаны прямо в тесте, для удобства. Помимо самих переходов проверена работа входа ENA и rst\_ni. Все тесты выполняются корректно, wave выглядит следующим образом:




Рис. 2.4. Wave для FSM\_tb.

На ней видно, что модуль работает корректно, в том числе асинхронный сброс.

Далее реализуем модуль MUX:

```

1  module MUX
2  #(parameter N = 4)
3  (
4      input [N - 1:0] Ai, Bi, Ci, Di,
5      input [1:0] sel,
6      output reg [N - 1:0] mo
7  );
8
9  always @*
10     case (sel)
11         2'b10: mo <= Ai;
12         2'b11: mo <= Bi;
13         2'b01: mo <= Ci;
14         2'b00: mo <= Di;
15     endcase
16
17 endmodule

```

Рис. 2.5. MUX на Verilog.

Этот модуль выполнен в соответствии с этой схемой:




Рис. 2.6. Схема модуля MUX.

Удостоверимся, что полученная схема действительно комбинационная, как этого требует задание:




Рис. 2.7. RTL Viewer модуля MUX.

Выполним тестирование этого модуля, используя тестовый модуль MUX\_tb:

```

1 module MUX_tb ();
2     localparam N = 4;
3     reg [N - 1:0] Ai, Bi, Ci, Di;
4     reg [1:0] sel;
5     reg [N - 1:0] mo;
6
7     MUX #(N(N)) MUX2 (Ai, Bi, Ci, Di, sel, mo);
8
9     reg [N - 1:0] excepted_result;
10    integer input_file, answers_file, char_1, char_2;
11
12    initial begin
13        `define eof 32'hffff_ffff
14        input_file = $fopen("input_file.txt", "r");
15        answers_file = $fopen("except_output.txt", "r");
16        char_1 = $fgetc(input_file);
17        char_2 = $fgetc(answers_file);
18        while (char_1 != `eof && char_2 != `eof) begin
19            $ungetc(char_1, input_file);
20            $ungetc(char_2, answers_file);
21            $fscanf(input_file, "%b", Ai);
22            $fscanf(input_file, "%b", Bi);
23            $fscanf(input_file, "%b", Ci);
24            $fscanf(input_file, "%b", Di);
25            $fscanf(input_file, "%b", sel);
26            $fscanf(answers_file, "%b", excepted_result);
27
28            #1
29            if (excepted_result != mo) begin
30                $display("Incorrect output:\nExcepted: %b\nActual: %b", excepted_result, mo);
31                $stop;
32            end
33            #1
34            char_1 = $fgetc(input_file);
35            char_2 = $fgetc(answers_file);
36        end
37        $display("All test have been passed!");
38        $fclose(input_file);
39        $fclose(answers_file);
40        $stop;
41    end
42 endmodule

```

Рис. 2.8. Тестовый модуль MUX\_tb.

Данный тестовый модуль берет значения из входного файла и сравнивает со значением из выходного. Модуль MUX работает корректно, все ожидаемые данные совпали с реальными.

Wave выглядит следующим образом:




Рис. 2.9. Wave для MUX\_tb.

Реализуем модуль ss\_rg:

```

1 module ss_rg
2 (
3     input [6:0] ssi,
4     input clk,
5     input rst_ni,
6     output reg [6:0] ss
7 );
8
9 always @(posedge clk) begin
10     if (~rst_ni)
11         ss <= 1'b0;
12     else
13         ss <= ssi;
14 end
15 endmodule

```

Рис. 2.10. ss\_rg на Verilog.

Реализуем модуль dig\_rg:



```

1 module dig_rg
2 (
3     input [4:1] digi,
4     input clk,
5     input rst_ni,
6     output reg [4:1] dig
7 );
8
9 always @(posedge clk) begin
10     if (~rst_ni)
11         dig <= 1'b0;
12     else
13         dig <= digi;
14 end
15
16 endmodule

```

Рис. 2.11. dig\_rg на Verilog.

Реализуем модуль d\_rg:

```

1 module d_rg
2 (
3     input [3:0] A, B, C, D,
4     input clk, rst_ni,
5     output reg [3:0] Ai, Bi, Ci, Di
6 );
7
8 always @(posedge clk) begin
9     if (~rst_ni)
10         {Ai, Bi, Ci, Di} <= 1'b0;
11     else
12         {Ai, Bi, Ci, Di} <= {A, B, C, D};
13 end
14
15 endmodule

```

Рис. 2.12. d\_rg на Verilog.

Модуль rst\_rg взят из lab\_1s:

```

1 module rst_rg
2 (
3     input clk, rst_n,
4     output reg rst_n_i
5 );
6
7 reg rst_temp;
8
9 always @(posedge clk) begin
10     rst_temp <= rst_n;
11     rst_n_i <= rst_temp;
12 end
13
14 endmodule

```

Рис. 2.13. rst\_rg на Verilog.

Модуль b2ss возьмем из lab3\_2:

```

1 module b2ss
2 (
3     input [3:0] a,
4     output reg [6:0] d7seg
5 );
6
7 reg [6:0] ss_arr[15:0];
8
9 initial begin
10     ss_arr[0] = 7'h3F; //0
11     ss_arr[1] = 7'h06; //1
12     ss_arr[2] = 7'h5B; //2
13     ss_arr[3] = 7'h4F; //3
14     ss_arr[4] = 7'h66; //4
15     ss_arr[5] = 7'h6D; //5
16     ss_arr[6] = 7'h7D; //6
17     ss_arr[7] = 7'h07; //7
18     ss_arr[8] = 7'h7F; //8
19     ss_arr[9] = 7'h6F; //9
20     ss_arr[10] = 7'h77; //A
21     ss_arr[11] = 7'h7C; //B
22     ss_arr[12] = 7'h39; //C
23     ss_arr[13] = 7'h5E; //D
24     ss_arr[14] = 7'h79; //E
25     ss_arr[15] = 7'h71; //F
26 end
27
28 assign d7seg = ss_arr[a];
29
30 endmodule

```

Рис. 2.14. b2ss на Verilog.

Модуль cnt\_div возьмем из lab\_1s:

```

1 module cnt_div
2   #(parameter N = 5)
3   (
4     input clk, rst,
5     output reg ena
6   );
7
8   integer counter = 0;
9
10  always @(posedge clk)
11  begin
12    if (~rst) begin
13      counter <= 0;
14      ena <= 0;
15    end else
16      if (counter == N - 1) begin
17        counter <= 0;
18        ena <= 1;
19      end else begin
20        counter <= counter + 1;
21        ena <= 0;
22      end
23  end
24 endmodule

```

Рис. 2.15. cnt\_div на Verilog.

Создадим структурное описание модуля ss\_cntr:

```

1 module ss_cntr
2   #(parameter divider = 5)
3   (
4     input [3:0] A, B, C, D,
5     input clk, rst_n,
6     output reg [6:0] ss,
7     output reg [4:1] dig
8   );
9
10  reg rst_ni;
11
12  rst_rg rst_rg (clk, rst_n, rst_ni);
13
14  reg ENA;
15  reg [3:0] Ai, Bi, Ci, Di;
16
17  cnt_div #(N(divider)) cnt_div (clk, rst_ni, ENA);
18  d_rg d_rg (A, B, C, D, clk, rst_ni, Ai, Bi, Ci, Di);
19
20  reg [1:0] sel;
21  reg [4:1] digi;
22
23  FSM FSM (rst_ni, clk, ENA, digi, sel);
24
25  reg [3:0] mo;
26
27  MUX MUX2 (Ai, Bi, Ci, Di, sel, mo);
28
29  reg [6:0] ssi;
30
31  b2ss b2ss (mo, ssi);
32  ss_rg ss_rg (ssi, clk, rst_ni, ss);
33  dig_rg dig_rg (digi, clk, rst_ni, dig);
34
35 endmodule

```

Рис. 2.16. ss\_cntr на Verilog.

Это параметризованное устройство, где параметр – коэффициент деления.

Реализуем модуль-обертку lab\_2s:

```

1 module lab_2s
2   #(parameter divider = 5)
3   (
4     (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "23" *)
5     input clk,
6     (* altera_attribute = "-name IO_STANDARD \"2.5-V\"", chip_pin = "64" *)
7     input rst_n,
8     (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "84, 76, 85, 77, 86, 133, 87" *)
9     output reg [6:0] ss,
10    (* altera_attribute = "-name IO_STANDARD \"3.3-V LVC MOS\"", chip_pin = "73, 80, 74, 83" *)
11    output reg [4:1] dig
12  );
13
14  ss_cntr #(divider) ss_cntr (4'hF, 4'h7, 4'h3, 4'h0, clk, rst_n, ss, dig);
15
16 endmodule

```

Рис. 2.17. lab\_2s на Verilog.

Выполним компиляцию и получим следующую схему на RTL Viewer:




Рис. 2.18. RTL Viewer для lab\_2s.

Создадим тест 1 класса для этого модуля:

```

1 module lab_2s_tb ();
2
3     reg clk, rst_n;
4     reg [6:0] ss;
5     reg [4:1] dig;
6
7     lab_2s #(5) lab2_s (clk, rst_n, ss, dig);
8     localparam CLK_PERIOD = 20;
9
10    initial begin
11        clk = 1'b0;
12        forever # (CLK_PERIOD / 2) clk <= ~clk;
13    end
14
15    initial begin
16        rst_n = 1'b1;
17        # (CLK_PERIOD * 50)
18        rst_n = 1'b0;
19        # (CLK_PERIOD * 10)
20        rst_n = 1'b1;
21        # (CLK_PERIOD * 10)
22        $stop;
23    end
24
25 endmodule

```

Рис. 2.19. lab\_2s\_tb на Verilog.

Запустим его и получим следующую Wave:




Рис. 2.20. Wave для модуля lab\_2s\_tb.

Устройство работает в соответствии с ожиданиями.

### 3. Вывод:

В ходе лабораторной работы было разработано устройство для динамической индикации на семисегментном индикаторе. Данное устройство позволяет выводить любое значение на индикатор.

Устройство было протестировано как в лаборатории на стенде, так и с использованием тестовых модулей, которые продемонстрировали корректность разработанной схемы.

Видно, что язык Verilog сильно упрощает разработку таких сложных устройств, по сравнению с вводом схем, используя блочную диаграмму. Так же ModelSim позволяет провести более комплексное тестирование устройства, что также ускоряет разработку.