


# Tipos de de Programmable Logic Devices (PLDs)


- PROM (Programmable Read-only memory)
- PLA (Programmable Logic Array)
- FPGA


#### **Diferem Diferem:**

- Na organização dos arrays AND e OR
- Na programabilidade dos arrays (colocação dos fusíveis ou transistores)
- Programáveis pelo fabricante ou pelo usuário





Notar que se trata de uma memória, onde cada célula tem originalmente todos os bits iguais a 1.
 Programação corresponde à queima dos "fusiveis"
 Encarando a PROM como um PLD
 Bits de endereço à 1. ➡ variáveis de entrada da função
 Decodificador: efetua a decodificação de todos os mintermos cada palavra corresponde então a um mintermo
 Bits de dados de saída ➡ saída ➡ mátighas funções
 Por exemplo: F= ∑ m (0,1,14) = m₀ + m₁ + m₁₄ Implementada por D₂ na figura
 Precisa memória com 16 mintermos ➡ 4 variáveis de entrada 4 bits de endereço
 Comparando com a forma geral de um PLD
 PROM - decodifica todos os mintermos
 ARRAY AND é fixo (decodificador) - saída dele são mintermos
 ARRAY OR é programável - soma dos mintermos
 Número de funções e número de bits das palavras
 Número de variáveis de entrada = número de bits de endereço







F0 = A + B' C'
F1 = A C' + A B
F2 = B' C' + A B
F3 = B' C + A











# Field Programmable Gate Array


- FPGA
- Programável por
  - SRAM cells
  - Fúsivel
  - EEPROM cell







Exerciclo: A figura a seguir mostra o esquemático de um elemento lógico presente na maioria dos CLBs de arquiteturas programáveis (FPGAs). Esse elemento chamado de Lookup Table (LUT) é responsável pela implementação da lógica combinacional nos CLBs. Implementa a função H nesta LUT indicando os valores nas entradas A, B, C e D e a0-15.

$$\mathsf{H} = \overline{\mathsf{X}}.\mathsf{Y}.\mathsf{Z}.\mathsf{W} + \mathsf{X}.\overline{\mathsf{Y}} + \overline{\mathsf{W}}$$









#### **VHDL**

- VHDL = VHSIC Hardware Description Language
- VHSIC = Very High Speed Integrated Circuit

Descrição de hardware usada para modelagem, simulação e sintese de sistemas digitais.

#### Conceito de entidade

Primeiro passo escrever a declaração de entidade que identifica o módulo como um bloco lógico distinto, e então, definir portas de entradas e saídas.

```
entity porta_simples_nor3 is

Port (a, b, c : in bit;

s : ou bit);

end porta_simples_nor3;
```

# Conceito de Arquitetura

Uma vez definida a entidade, faz-se necessário definir a arquitetura, ou seja, o comportamento do bloco lógico. architecture exemplo1 of porta\_simples\_nor3 is begin s <= not(a or b or c); end exemplo1; architecture exemplo2 of porta\_simples\_nor3 is signal z : bit;


begin

 $s \le not z;$ 


end exemplo2;

 $z \le a$  or b or c;


# **Entity**







#### Architecture





# Conceito de funções concorrentes

As declarações e comandos no VHDL são executados de maneira concorrente. Porem, é possível inserir atraso.

```
architecture exemplo3 of porta_simples_nor3 is signal z : bit; begin
    z <= a or b or c after 4 ns; s <= not z after 2 ns; end exemplo3;
```

# Uso de Componentes

```
entity funceof is Port (x1, x2, x3, x4 : in bit: ou bit); end funceof; architecture exemplof of funceof is component porta simples_nor3 port (a,b.c: in bit; s : out bit); end component; component porta_simples_nand2 port (a,b : in bit; s : out bit); end component; component porta_simples_nand2 port (a,b : in bit; s : out bit); end component; signal z1, z2 : bit; BEGIN G1: porta_simples_nor3 port map(x1, x2, x3, z1); G2: porta_simples_nand2 port map(x1, x4, x2); Y <= z2; end exemplo1;
```

#### Blocos combinacionais

```
-- detector de igualdade
entity igualdade is
Port (a,b: in bit;
igual: out bit);
end igualdade;
architecture ex1 of igualdade is
begin
igual <= '1' when a=b else
'0';
end ex1;
```

#### **Blocos Combinacionais**

```
-- tabela verdade qualquer
entity tabelaverdade1 is
Port (a,b,c: in bit;
f: out bit);
end tabelaverdade1;
architecture ex1 of tabelaverdade1 is
begin
f <= '1' when (a='0' and b='0' and c='1') else
'1' when (a='1' and b='0' and c='1') else
'1' when (a='1' and b='1' and c='0') else
'1' when (a='1' and b='1' and c='1') else
'0';
end ex1;
```

## **Bloco Combinacional**

```
-- multiplexador
entity mux41 is
Port (a0,a1,a2,a3: in bit;
s1,s0: in bit;
f: out bit);
end tabelaverdade1;

architecture ex1 of mux41 is
begin
f <= a0 when (s1='0' and s0='0') else
a1 when (s1='0' and s0='1') else
a2 when (s1='1' and s0='0') else
a3
end ex1;
```

## **Bloco Combinacional**

```
-- multiplexador
entity mux41 is
Port (a0,a1,a2,a3: in bit_vector(3 downto 0);
s1,s0: in bit,
f: out bit_vector(3 downto 0));
end tabelaverdade1;

architecture ex1 of mux41 is
begin

f <= a0 when (s1='0' and s0='0') else
a1 when (s1='0' and s0='1') else
a2 when (s1='1' and s0='0') else
a3
end ex1;
```

