INF01118 - Técnicas Digitais para Computação - AP06

Professor Fernando R. Nascimento - 2010/2

Objetivos: Avaliação da influência do dimensionamento dos transistores CMOS no comportamento temporal de portas lógicas CMOS.

Atividades:

- Construir os sub-circuitos das 3 portas lógicas INV, NAND2 e NOR3. Implementar e apresentar em Spice os circuitos das figuras 1, 2 e 3. Simular, tabular e analisar para cada circuito, os dados pedidos. Observações:
 Todos os circuitos tem tensão de alimentação de 10 V. Como fonte usar uma onda quadrada com período de 10 ns e tr = tf = 10 pf.
- 2. Para os circuitos das figuras 1, 2 e 3 obter os dados de td_hl, td_lh, tf e tr para os inversores U1, U2 e U3. Para cada circuito/figura analisar e comparar o desempenho e características dos inversores entre si, explicando os resultados obtidos.
- 3. Para o circuito da figura 4 apresentar o programa Spice gerado, **as telas de simulações** que mostrem os tempos pedidos e a análise dos resultados.
- 4. Enviar ao professor, até o fim da aula, email com assunto: AP06X, nome_alunos. Arquivar e comprimir com Zip os dados coletados (imagens com os dados pedidos e texto igual ao assunto do email, textos, programas e tabelas) e as cópias das telas coletadas em aula.

Roteiro do Relatório:

- 1. Na capa, nas linhas iniciais; código do laboratório (AP06), data, nome(s), matrícula(s) e turma.
- 2. Introdução: parágrafo explicativo sobre o assunto do laboratório e do relatório.
- 3. Apresentação das atividades acima solicitadas: programas, gráficos, tabelas e análises dos resultados obtidos.
- 4. Conclusão: interesse no laboratório, dificuldades e sugestões.




Figura 1 – Simular e analisar o comportamento dos INVs U1, U2 e U3. Todas portas lógicas tem Wp=Wn=4u; Lp=Ln=1u.




Figura 2 – Simular e analisar o comportamento dos INVs U1, U2 e U3. Todas as portas lógicas tem Wp=Wn=4u e Lp=Ln=1u, COM EXCEÇÃO DA PORTA (C) QUE TEM Wp=Wn= 16u.




Figura 3 – Simular e analisar o comportamento dos INVs 1, 2 e 3: Todas as portas lógicas tem Wp=Wn=4u; Lp=Ln=1u. As portas U1, U2 e U3 tem os Wn respectivamente iguais a 4u, 8u e 16u.



Figura 4 – Implementar e analisar o comportamento de um amplificador de sinal composto por vários inversores em série e que tem como carga de saida um capacitor C1

de 1 pF para a turma A e de 2 pF para a turma B.

Para todos os inversores temos que Lp=Ln=0.6u. Para U1 temos Wp= 5u e Wn=3u.

Para cada novo inversor multiplicar por 3 as larguras de Wp e de Wn.

Devem ser colocados um número minimo de inversores em série de forma a garantir tempos de td_hl e td_lh menores que 700 ps. Medir os valores finais.