

INF01 118




Técnicas Digitais para Computação

Portas Lógicas CMOS:
Aspectos Temporais e Elétricos



Aula 7

Chaveamento


Sinal Ideal



Sinal Real




Níveis de Tensão



- V_{il} máx. - maior tensão de entrada aceitável como sendo nível lógico '0'
- V_{ih} min. - menor tensão de entrada aceitável para nível lógico '1'
- V_{ol} típico - tensão normalmente gerada na saída da porta lógica para nível lógico '0'
- V_{oh} típico - tensão normalmente gerada na saída da porta lógica para nível lógico '1'
- V_{ol} máx. - maior tensão encontrada na saída da porta lógica para nível lógico '0'
- V_{oh} min. - menor tensão encontrada na saída da porta lógica para nível lógico '1'



Margem de Ruído




* O menor valor dessas diferenças é que define a **Margem de Ruído !!!**


Características Temporais (*timing*)

$$C = dQ / dV$$




Capacitância de 'Gate'






Tempos de subida e descida



- t_r - Tempo de subida (*rise time*)
- t_f - Tempo de descida (*fall time*)

Tempo de Propagação de um Sinal





- **t_{d-lh}** - Tempo de atraso de propagação do sinal de saída quando este passa do nível lógico '0' para o nível lógico '1' (*delay time _ low-high*)
- **t_{d-hl}** - Tempo de atraso de propagação do sinal de saída quando este passa do nível lógico '1' para o nível lógico '0' (*delay time _ high-low*)
- **t_d** - Tempo de atraso de propagação **MÉDIO** do sinal de saída (*delay time*)

$$t_d = (t_{d-lh} + t_{d-hl}) / 2$$

Consumo (Dissipação de Potência)



- Corrente de Carga: I_{out}
- Corrente de Curto-Circuito: I_{cc}
- consumo estático ≈ 0
- consumo dinâmico (transição) = $I_{out} + I_{cc}$
- consumo total = estático + dinâmico



* A variação de W e L afeta no tempo de transição dos sinais e no consumo da porta lógica.

Fanin e Fanout

- **Fanin (f_{in})** - é o valor da capacitância de entrada normalizada em função de uma capacitância de referência.
- **Fanout (f_{out})** - é a soma das capacitâncias de entrada normalizadas que uma porta lógica tem conectada a sua saída.



O **fanout** de uma porta lógica **afeta diretamente** as características de tempo de propagação do sinal de saída (**atraso**) e consumo de corrente (**potência**) fornecida pela Fonte de Tensão .

Exemplo:


td	$f_{out} = 1$	$f_{out} = 2$	$f_{out} = 3$...
INV	1ns	1.2ns	1.4ns	
AND2	2ns	2.5ns	3ns	
XOR3	1.5ns	1.7ns	1.9ns	
...				

Estudo de caso


INVERSORES em Anel

O que é?

N inversores em anel.



- Variação contínua $0 \rightarrow 1 \rightarrow 0 \rightarrow$ em cada nó se N é ímpar.
- Conhecido como "oscilação" ou "corrida" se N é ímpar
- Latch bi-estável de N é par.



**Resultado de Simulação Elétrica
com Simulador SPICE para
 $N = 7$.**

Exercicio



- Sabendo que os tempos de cada porta são:

$T_{phl}=10\text{ns}$ $T_{plh}=15\text{ns}$ ---- NAND2

$T_{phl}=6\text{ns}$ $T_{plh}=17\text{ns}$ ---- NOT

