Universidade Federal do Rio Grande do Sul Instituto de Informática

Organização de Computadores Aula 16

Memória Cache primeira parte

Memória Cache primeira parte

- 1. Tendências Tecnológicas
- 2. Hierarquia de Memória
- 3. Princípo de Localidade
- 4. Impacto no Desempenho
- 5. Organizações de Memória Cache

1. Tendências Tecnológicas

1. Tendências Tecnológicas

Capacidade Velocidade (latência)


Lógica: 2x em 3 anos 2x em 3 anos

DRAM: 4x em 3 anos 2x em 10 anos

Disco: 4x em 3 anos 2x em 10 anos

	DRAM	
<u>Ano</u>	<u>Tamanho</u>	<u>Tempo acesso</u>
1980 ¹⁰⁰	0:1 64 Kb	2:1! 250 ns
1983	256 Kb	220 ns
1986	1 Mb	190 ns
1989	4 Mb	165 ns
1992	16 Mb	145 ns
1995	64 Mb	120 ns


Tendências Tecnológicas



2. Hierarquia de Memória

2. Hierarquia de Memória

- Objetivo: oferecer ilusão de máximo tamanho de memória, com mínimo custo e máxima velocidade
- Cada nível contém cópia de parte da informação armazenada no nível superior seguinte



Velocidade: Mais rápida Mais lenta

Tamanho: Menor Mais paixo


Mais paixo

Custo: Mais alto

Tecnologias na Hierarquia de Memória


- Acesso randômico
 - tempo de acesso é o mesmo para todas as posições
 - DRAM: Dynamic Random Access Memory
 - alta densidade, baixa potência, barata, lenta
 - dinâmica: precisa de um "refresh" regular
 - SRAM: Static Random Access Memory
 - baixa densidade, alta potência, cara, rápida
 - estática: conteúdo dura "para sempre" (enquanto houver alimentação)
- · Acesso "não-tão-randômico"
 - tempo de acesso varia de posição para posição e de tempos em tempos
 - exemplos: disco, CD-ROM
- Acesso sequencial
 - tempo de acesso varia linearmente com a posição (p. ex. fita)

Hierarquia de Memória



Hierarquia de Memória

• Comportamento como uma Pirâmide




Hierarquia de Memória


Como a hierarquia é gerenciada?


- Registradores <-> memória
 - pelo compilador
- Cache <-> memória principal
 - pelo hardware
- Memória principal <-> disco
 - pelo hardware e pelo sistema operacional (memória virtual)
 - pelo programador (arquivos)


Hit e Miss - Acerto e Falta


- Hit: dado aparece em algum bloco no nível superior (junto ao processador)
 - Hit Ratio: razão de acertos dos acessos à memória resolvidos no nível superior
 - Hit Time: tempo de acesso ao nível superior, que consiste de tempo de acesso à memória RAM + tempo para determinar hit/miss
- Miss: falta do dado: precisa ser buscado de um bloco no nível inferior
 - Miss Ratio razão da falta = 1 (Hit Ratio)
 - Miss Penalty: tempo gasto para substituir um bloco no nível superior +
 tempo para fornecer o bloco ao processador
- Hit Time << Miss Penalty













Bloco – menor unidade de transferência



3. Princípio de Localidade

3. Princípio de Localidade

- Hierarquia de memória funciona devido ao princípio de localidade
 - todos os programas repetem trechos de código e acessam repetidamente dados próximos




- <u>Localidade Temporal</u>: posições de memória, uma vez acessadas, tendem a ser acessadas novamente no futuro próximo
- <u>Localidade Espacial</u>: endereços em próximos acessos tendem a ser próximos de endereços de acessos anteriores

20

Princípio de Localidade

Como explorar o princípio de localidade numa hierarquia de memória?

- Localidade Temporal
 - ⇒Mantenha itens de dados mais recentemente acessados nos níveis da hierarquia mais próximos do processador
- Localidade Espacial
 - => Mova blocos de palavras contíguas para os níveis da hierarquia mais próximos do processador



Localidade Temporal

- Usualmente encontrada em laços de instruções e acessos a pilhas de dados e variáveis
- É essencial para a eficiência da memória cache
- Se uma referência é repetida N vezes durante um laço de programa, após a primeira referência a posição é sempre encontrada na cache

Tc = tempo de acesso à cache Tm = tempo de acesso à memória principal Tce = tempo efetivo de acesso à cache

$$Tce = \frac{N Tc + Tm}{N} = Tc + \frac{Tm}{N}$$

se Tc = 1 ns, Tm = 20 ns, N = 10
$$\Rightarrow$$
 Tce = 3 ns
N = 100 \Rightarrow Tce = 1,2 ns

Localidade Espacial

- Memória principal é entrelaçada
- Uma linha é transferida num único acesso entre a memória principal e a cache, através de um largo barramento de dados
- Casamento entre tempo de acesso da cache e da memória principal


M = número de módulos da memória principal

Tc = tempo de acesso à cache

Tm = tempo de acesso à memória principal

Ideal: M Tc = Tm

Localidade Espacial



Localidade Espacial

- Tempo médio de acesso a um byte, na primeira referência
 = 2 M Tc / M = 2 Tc
- Se cada byte é referenciado N vezes na cache, então o tempo efetivo (médio) de acesso *Tce* a cada byte é

Tce =
$$\frac{2 \text{ Tc} + (N-1) \text{ Tc}}{N} = \frac{(N+1) \text{ Tc}}{N}$$
se
$$\frac{\text{Tc} = 1 \text{ ns}}{\text{Tm} = 20 \text{ ns}}$$

$$N = 10 \qquad N = 100$$
então
$$\frac{1}{N}$$

$$\frac{1}{N}$$

$$\frac{1}{N}$$

$$\frac{1}{N}$$

4. Impacto no Desempenho

4. Impacto no Desempenho

Medindo o impacto do hit ratio no tempo efetivo de acesso

Tc = tempo de acesso à memória cache

Tm = tempo de acesso à memória principal

Tce = tempo efetivo de acesso à memória cache, considerando efeito dos misses

Impacto no Desempenho

Tempo gasto com um cache miss, em número de instruções executadas

1° Alpha	340 ns / 5.0 ns = 68 clks x 2 instr.	ou	136 instruções
2º Alpha	266 ns / 3.3 ns = 80 clks x 4 instr.	ou	320 instruções
3° Alpha	180 ns / 1.7 ns = 108 clks x 6 instr.	ou	648 instruções

1/2 X latência x 3 X freqüência clock x 3 X instruções/clock $\Rightarrow \approx 5$ X

Impacto no Desempenho

- Supondo um processador que executa um programa com:
 - **CPI** = 1.1
 - 50% aritm/lógica, 30% load/store, 20% desvios
- Supondo que 10% das operações de acesso a dados na memória sejam *misses* e resultem numa penalidade de 50 ciclos

CPI = CPI ideal + nº médio de stalls por instrução

= 1.1 ciclos + 0.30 acessos à memória / instrução x 0.10 misses / acesso x 50 ciclos / miss

=	1.1	ciclos	+	1.5	ciclos
---	-----	--------	---	-----	--------

= 2.6

CPI ideal	1.1
Data misses	1.5
Instr.misses	0.5

- 58 % do tempo o processador está parado esperando pela memória!
- Um miss ratio de 1% no fetch de instruções resultaria na adição de 0.5 ciclos ao CPI médio

5. Organizações de Memória Cache

5. Organizações de Memória Cache

- Processador gera endereço de memória e o envia à cache
- Cache deve
 - verificar se tem cópia da posição de memória correspondente
 - se tem, encontrar a posição da cache onde está esta cópia
 - se não tem, trazer o conteúdo da memória principal e escolher posição da cache onde a cópia será armazenada
- *Mapeamento* entre endereços de memória principal e endereços de cache resolve estas 3 questões
 - deve ser executado em hardware
- 3 Estratégias de organização (mapeamento) da cache
 - mapeamento completamente associativo
 - mapeamento direto
 - mapeamento set-associativo

FIM