
Circuitos Programáveis


- **CPLD**
- **FPGA**

Tipos de componentes

- Circuito de aplicação específica (ASIC): circuito integrado projetado especialmente para uma determinada função. Fabricado em uma foundry com todos os conjuntos de mascaras de metal, polissilicio, dopagem no silicio, etc.
 - Full-custom
 - Standard cell (baseado em biblioteca de células já caracterizadas)
- Lógica programável: circuito que pode ser customizado e re-programado para realizar diversas funções. Pode ser customizado nas foundries (gate array) ou no campo pelo usuário.










Fluxo de Projeto (simplificado)





Circuitos Programáveis

- As PALs estão disponiveis somente em tamanhos pequenos, equivalentes a algumas centenas de portas lógicas.
- Para circuitos lógicos maiores pode-se usar Complex PLD ou CPLDs.
- Este contém o equivalente a muitas PALs ligadas por interconexão programadas, tudo num circuito integrado.
- Os CPLDs podem substituir milhares ou até centenas de milhares portas lógicas.
- Algumas CPLDs s\(\tilde{a}\)o programadas usando o programador PAL, mas este m\(\tilde{e}\)todo torna-se inconveniente para dispositivos com centenas de pinos.
- O segundo método de programação é soldar o componente à sua placa de circuito impresso, e depois ligar um cabo de série de dados ao PC.
- O CPLD contém um circuito que decodifica os dados e configura-o para realizar a função lógica específica.
- Cada fabricante tem um nome proprietário para este sistema de programação, mas normalmente é dado pela interface Joint Test Action Group (JTAG).



Estruturas do Circuito Programável

- Tecnologia de programação (anti-fusível, EPROM/EEPROM/FLASH, memória SRAM)
- <u>Blocos lógicos básicos</u> customizáveis (multiplexadores também conhecido como Lookup Table-LUT, arranjos OR e AND, etc)
- Connexões programáveis
- Ferramenta para projeto e sintese no componente programável.

Principais fabricantes:

- Actel
- Altera
- Xilinx


Conforme o <u>bloco lógico básico</u> e a estrutura das conexões programáveis denominamos de:

- **CPLD** (Complex Programmable Logic Devices)
- **FPGA** (Field Programmable Gate Array)



Diferenças entre CPLD x FPGA

1) **CPLDs** tem um conjunto grande de **interconexões continuas** e predefinidas, enquanto o **FPGA** tem **conexões segmentadas** em tamanhos pequenos.



2) Os CPLDs normalmente tem um conjunto de arrays AND e OR lembrando muito os antigos PLAs, enquanto os FPGAs são arrays regulares de multiplexadores separados em colunas e linhas, o que aumenta a densidade lógica.

Interconnect structures affect the following device characteristics:


- Performance predictability
- In-system performance
- ☐ Logic utilization



Tecnologia Anti-fusivel

É composto por um elemento que faz ou não a conexão entre duas camadas

de metal conforme uma tensão de programação.
 Não é volátil, ou seja, retem a programação mesmo sem alimentação.



antinascs on Actor in Cars		
Device	Antifuses	
A1010	112,000	
A1020	186,000	
A1225	250,000	
A1240	400,000	
A1280	750,000	

antifuses on Actel FPGAs

Number of


O chip pode ser programado apenas 1 vez.

The resistance of blown Actel antifuses




FPGA da Actel

- Usa tecnologia antifusível
- Baseado em um array de portas lógicas com canal de roteamento
- Cada elementro lógico programável é baseado em multiplexadores.






Logic Elements (LE) da Actel







ACTEL: RTAX-S device



ACTEL: RTAX-S device








Tecnologia EPROM e EEPROM

- EPROM e EEPROM é uma tecnologia não volátil, ou seja, mantem a programação mesmo na falta de alimentação e é re-programável.
- O chip pode ser programado inúmeras vezes.



- O transistor fabricado em tecnologia EPROM pode ser programado quando uma tensão alta (~12V) é aplicada no seu gate. E a programação pode ser apagada com raios ulta-violetas.
- O transistor fabricado em tecnologia **E**EPROM também é programado por uma tensão alta (~12V) aplicada no seu gate e pode ser apagado eletricamente.



FPGA e CPLDs da Altera


- CPLD = Complex Programmable Logic Devices
- ◆ FPGA = Field Programming Gate Arrays
- Altera has four different PLD families:
 - MAX family product-term based macrocells CPLDs
 - FLEX family SRAM based lookup tables (LUTs)
 - APEX family mixture of product-term and LUT based devices
 - Stratix family Advanced FPGAs with embedded blocks (Stratix-2 is currently the most advanced FPGA devices)

		_
Família	Número de Gates	Programação
MAX5000	600 a 3,7K	EEPROM
MAX7000	600 a 5K	EEPROM
MAX9000	6K a 12K	EEPROM
FLEX6000	5K a 24K	SRAM
FLEX8000	2,5K a 16K	SRAM
FLEX10K	10K a 250K	SRAM
FLEX20K	53K a 1000K	SRAM
Mercury	120k a 350k	SRAM
Apex	700k a 2M	SRAM
ApexII	1.9M a 5.2M	SRAM
Ciclone		SRAM
Stratix	10k a 40k LE	SRAM



Bloco Lógico do PLD MAX7000


- Consists of Logic Array Blocks (LABs), each with 16 macro-cells
- PIA = Programmable Interconnect Array





Field Programmable Gate Array

FPGAs comerciais





Field Programmable Gate Array








Figure 1. Mercury Architecture Block Diagram Note (1) **ESB ESB ESB ESB ESB ESB** Local Interconnect: I/O Band with HSDI Connects LEs within Associated LAB Row the Same or Adjacent LABs Buried LAB Row Row and Priority Row Buried LAB Row Interconnect: Connects I/O Band LABs within a Row Associated LAB Row Buried LAB Row Column and Priority Column Interconnect: Buried LAB Row Connects LABs within I/O Band Different Rows (Top to Bottom) Associated LAB Row Leap Lines: Connects Buried LAB Row Adjacent LABs in Buried LAB Row Same Column I/O Band Associated LAB Row Buried LAB Row RapidLAB Interconnect: -Associated LAB Row Connects Any 10 I/O Band Consecutive LABs within a Row from **ESB ESB ESB** ESB **ESB ESB** a Central LAB


S UFRGS















Stradix II





Exemplos de Design Kits






23

Aula


18

Outros kits...



Com processador embarcado NIOS (processador soft core), ou seja, descrito em linguagem de hardware (VHDL/VERILOG) que pode ser implementado na matriz pelo usuário.






UFRGS

Aula


18





Tecnologia SRAM

- A maioria dos FPGAs são programados por SRAM.
- A programação fica armazenada em uma célula de memoria SRAM que controla transistores de passagem e multiplexadores para configurar a lógica e roteamento.
- É volátil, ou seja, perde a programação na falta de alimentação.
- Pode ser programada inúmeras vezes pelo usuário atraves da leitura do bistream (array de bits de programação) para dentro do FPGA.





Field Programmable Gate Arrays

FPGAs comerciais

Xilinx

 A empresa Xilinx foi fundada em 1984 em San José (Califórnia, USA) e foi ela que introduziu o FPGA. Hoje em dia, esta empresa domina cerca de 50 % do mercado em FPGAs.

Família	Número de Portas	Característica	
XC2000	1,2K a 1,8K	-	
XC3000	2K a 9K	Low-power	
XC4000E	2K a 20K	Low-power	
XC4000XL/XLA	10K a 200K	High-density	
XC4000XV	75K a 500K	High-density	
XC5200	3 K a 23K	Low-power	
SPARTAN/XL	2K a 40K	Low-power	
VIRTEX	50K a 1M	High-density	
SPARTAN-2	1k a 15k	LOW COST	
SPARTAN-3	2k a 33k	LOW COST	
VIRTEXII	40k a 8 M	High density	
VIRTEXII-PRO	Power-PC inside		
VIRTEX4	13K a 200K	Low-power	
VIRTEX4-FX	Power-PC inside		
VIRTEX5			

Tecnologia CMOS

220nm


130nm

90nm

65 nm




Technology Scaling in Xilinx FPGAs






A informação é customizada por um vetor de bits chamado de BITSTREAM (set of SRAM bits)







Mapeamento lógico SRAM-based FPGAs




Field Programmable Gate Arrays






Hex lines CLB CLB -CLB CLB -CLB

Fast connect






Xilinx VirtexII - CLB





Virtex Carry Select


Lógica especifica pre-fabricada na matriz para propagação de Carry para acelerar o desempenho de somadores e multiplicadores implementados em FPGA






CLB Evolution

Aula








BRAM


- 2 Columns of Blocks on left and right
- ◆ 1 Block per 4 CLB rows.
- 4K bits of data
- Full Synchronous operation
 - No Asynchronous Read
- Ports can be configured to different widths
- Synchronous reset for Finite State Machine






Placa de Prototipação (Exemplo)

FPGA Spartan3





Manual no site: http://www.digilentinc.com/Products/Detail.cfm?Prod=S3BOARD&Nav1=Products&Nav2=Programmable



- Hard Core:
 - Processador tipo ASIC dentro do FPGA.

- Soft Core:
 - Processador em VHDL/VERILOG a ser sintetizado no FPGA.




VirtexII-Pro Platform

A familia que contem o processador PowerPC embarcado no FPGA




3.125 Gbps Multi-Gigabit Transceivers (MGTs) Supports 10 Gbps standards Up to 24 per device





- IP-Immersion™ Fabric
- ActiveInterconnect™
- 18Kb Dual-Port RAM
- Xtreme™ Multipliers
- 16 Global Clock Domains




Performance

Up to 4 per device



Embedded Processor





Microblaze (soft core)

Processador descrito em VHDL/Verilog que pode ser implementado no FPGA através da ferramenta de programação.


- RISC
 - 32-bit ALU, 32-bit data bus, 32-bit instruction word, 32 x 32 General Purpose Register file
- Harvard architecture (i.e. separate program and data memory space)
- 3 stage pipeline (IF, OF, EX)
- Proprietary instruction set has been created for MicroBlaze.



Aula


18

VirtexII-Pro Board (Exemplo)





Reconfigurable Computing





Presented by Trimberger (FPL, 2007)

Exemplo de FPGA (Virtex5) acoplado a uma placa de video para acelerar o processamento de imagem.

FPGA Computing

- Xilinx Virtex-5 FPGA in standard Intel Xeon server platform socket
 - Intel Front-Side Bus (FSB) connection
 - Increased performance in the available power budget
- FSB: An excellent interface for accelerated computing
 - Move to more BW (PCIe x8: 2.0 GB/s, FSB1066: 8.5 GB/s)
 - Much lower latency
 - Coherent system protocol












Aula 18







48



Noções de VHDL

- VHDL foi desenvolvido primeiramente pelo Departamento de Defesa Americano: the American Department of Defense (DoD).
- Em 1987, VHDL foi padronizado pelo Instituto Americano de Engenharia Eletro e Eletrônica: American Institute of Electrical and Electronics Engineers (IEEE) em 1993.

International Standards

- IEEE Std 1076-1987
- IEEE Std 1076-1993
- Hardware Description Language (HDL) =
 "Programming"-language para modelar hardware digital
- VHDL = VHSIC Hardware Description Language
- VHSIC = Very High Speed Integrated Circuit Hardware description, simulation, and synthesis



```
library library_name;
                                               process(sinais)
 use library_name.tipo;
                                               begin
 entity name is
                                               end process;
 port(pino1 : in tipo;
                                               process(clk)
     pino2: in tipo;
                                               begin
     pino3: out tipo);
 name end;
                                               end process;
 architecture name_tipo of name is

→declaração de componentes> → 4

                                             <outros comandos>
 declaração de sinais>
                                               <instanciação de componentes;
 begin
                                               end;
```



```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_unsigned.all;
USE ieee.numeric_std.ALL;
```

- São necessárias para usar operadores de soma e subtração e usar o tipo std_logic e std_logic_vector para definir pinos e sinais internos.



```
library library_name;
                                               process(sinais)
 use library_name.tipo;
                                               begin
 entity name is
                                               end process;
 port(pino1 : in tipo;
                                               process(clk)
     pino2: in tipo;
                                               begin
     pino3: out tipo);
 name end;
                                               end process;
 architecture name_tipo of name is

→declaração de componentes> → 4

                                             <outros comandos>
 declaração de sinais>
                                               <instanciação de componentes;
 begin
                                               end;
```



Tipo Binário com multiplos valores: STD_LOGIC e STD_LOGIC_VECTOR

Aula

18

- IEEE-standard
- 9 valores padronizados pela IEEE
- standard IEEE 1164 (STD_LOGIC_1164)

IEEE Standard Logic Type

```
type STD_ULOGIC is (
    `U`, -- uninitialized
    `X`, -- strong 0 or 1 (= unknown)
    `0`, -- strong 0
    `1`, -- strong 1
    `Z`, -- high impedance
    `W`, -- weak 0 or 1 (= unknown)
    `L`, -- weak 0
    `H`, -- weak 1
    `-`, -- don`t care);
```



Exemplo até agora...

```
library IEEE;
                                                   Declara as bibliotecas
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
                                             Declara a entidade que é a
                                             interface do teu circuito com
entity memoria_teste is
                                             os pinos de entrada (in) e
  Port (clk: in STD_LOGIC;
                                             saída (out) e tipo std_logic (1
                                             bit) ou std_logic_vector (vetor
      reset: in STD_LOGIC;
                                             de n bits)
      pronto: out STD_LOGIC;
      dado: out STD_LOGIC_VECTOR (7 downto 0));
end memoria_teste;
```



```
library library_name;
                                               process(sinais)
 use library_name.tipo;
                                               begin
 entity name is
                                               end process;
 port(pino1 : in tipo;
                                               process(clk)
     pino2: in tipo;
                                               begin
     pino3: out tipo);
 name end;
                                               end process;
 architecture name_tipo of name is

→declaração de componentes> → 4

                                             <outros comandos>
 declaração de sinais>
                                               <instanciação de componentes;
 begin
                                               end;
```



3 Declaração de sinais

architecture Behavioral of memoria_teste is

signal cont, dadomem_in: STD_LOGIC_VECTOR (7 downto 0); signal leitura, escrita, WR: std_logic;

begin

Entre a declaração da arquitetura e o begin (inicio do circuito), podes declarar os sinais internos do circuito e o tipo deles.



```
library library_name;
                                               process(sinais)
 use library_name.tipo;
                                               begin
 entity name is
                                               end process;
 port(pino1 : in tipo;
                                               process(clk)
     pino2: in tipo;
                                               begin
     pino3: out tipo);
 name end;
                                               end process;
 architecture name_tipo of name is

→declaração de componentes> → 4

                                             <outros comandos>
 declaração de sinais>
                                               <instanciação de componentes;
 begin
                                               end;
```



Aula

18

Usando componentes prontos

- Temos que declarar o componente e depois instancia-lo.
- O componente é uma outra entidade e arquitetura definido em outro arquivo que ja foi compilado e está no mesmo diretório de trabalho.




Declaração de componente

```
entity FULLADDER is
 port (A,B, CARRY_IN: in std_logic;
     SUM, CARRY: out std_logic);
end FULLADDER;
architecture STRUCT of FULLADDER is
 signal W_SUM, W_CARRY1, W_CARRY2: std_logic;
  component HALFADDER
   port (A, B: in std_logic;
       SUM, CARRY: out std_logic);
  end component;
  component ORGATE
   port (A, B : in std_logic;
       RES: out std_logic);
  end component;
begin
```



Modelo Hierarquico



Full adder: 2 halfadders + 1 OR-gate



Instanciação de Componente

Assinalamento dos sinais (ports) pela ordem dos pinos na interface do componente

```
architecture STRUCT of FULLADDER is
 component HALFADDER
                                              8
  port (A, B: in std logic;
      SUM, CARRY: out std logic);
 end component;
 component ORGATE
  port (A, B : in std_logic;
      RES: out std_logic);
 end component;
signal W_SUM, W_CARRY1, W_CARRY2: std_logic;
begin
  MODULE1: HALFADDER
  port map(A, B, W SUM, W CARRY1);
  MODULE2: HALFADDER
  port map (W SUM, CARRY IN,
          SUM, W CARRY2):
  MODULE3: ORGATE
  port map ( W_CARRY2, W_CARRY1, CARRY );
end STRUCT;
```



Instanciação de Componente: associação de nomes dos ports

Aula

18

```
entity FULLADDER is
 port (A,B, CARRY_IN: in std_logic;
     SUM, CARRY: out std logic);
end FULLADDER:
architecture STRUCT of FULLADDER is
 component HALFADDER
  port (A, B: in std_logic;
      SUM, CARRY: out std_logic);
 end component:
 signal W_SUM, W_CARRY1, W_CARRY2: std_logic;
begin
  MODULE1: HALFADDER
          port map (A => A,
                  SUM => W_SUM,
                  B => B,
                 CARRY => W CARRY1);
end STRUCT:
```

Assinalamento explicito



```
library library_name;
 use library_name.tipo;
 entity name is
 port(pino1 : in tipo;
      pino2: in tipo;
      pino3: out tipo);
 name end;
 architecture name_tipo of name is

→declaração de componentes> → 4

 declaração de sinais>
 begin
```

```
process(sinais)
 begin
 end process;
 process(clk)
 begin
 end process;
<outros comandos>
 <instanciação de componentes;
 end;
```



5 Comandos Process

- Todos os comandos após o BEGIN são vistos como comandos concorrentes entre si.
- Mas dentro de um process, os comandos são executados de maneira sequencial.
- Quando todas as entradas do bloco definido no process estão na lista de sensibilidade deste process, então estamos projetando um circuito combinacional.

```
process (reg1,reg2,reg3,reg4,flagj1,flagj2,flagj3,flagj4)
    begin
    if (flagi1 = '1' and flagi2 = '1' and flagi3 = '1' and flagi4 = '1') then
      if (reg1>reg2 and reg1>reg3 and reg1>reg4) then
              comp<="100":
         elsif (reg2>reg1 and reg2>reg3 and reg2>reg4) then
              comp<="101";
         elsif (reg3>reg1 and reg3>reg2 and reg3>reg4) then
              comp<="110";
         elsif (reg4>reg1 and reg4>reg3 and reg4>reg2) then
              comp<="111";
    end if:
    else
         comp <= "000";
    end if:
end process;
```



```
library library_name;
                                               process(sinais)
 use library_name.tipo;
                                               begin
 entity name is
                                               end process;
 port(pino1 : in tipo;
                                               process(clk)
     pino2: in tipo;
                                               begin
     pino3: out tipo);
 name end;
                                               end process;
 architecture name_tipo of name is

→declaração de componentes> → 4

                                             <outros comandos>
 declaração de sinais>
                                               <instanciação de componentes;
 begin
                                               end;
```



6 Comandos Process

- Todos os comandos após o BEGIN são vistos como comandos concorrentes entre si.
- Mas dentro de um process, os comandos são executados de maneira sequencial.
- Para sintetizar circuitos sequencias (flip-flops) é preciso fazer com que o process seja sensivel a um relógio (clk).

```
process (clk,reset)
begin
  if (reset = '1') then
    reg1 <= "000000000000000000";
    flagj1<='0';
    elsif (clk'event and clk='1') then
        if j1='1' and flagj1='0' then
            reg1 <= LFSR;
        flagj1 <= '1';
    end if;
end if;
end process;</pre>
```



```
library library_name;
                                               process(sinais)
 use library_name.tipo;
                                               begin
 entity name is
                                               end process;
 port(pino1 : in tipo;
                                               process(clk)
     pino2: in tipo;
                                               begin
     pino3: out tipo);
 name end;
                                               end process;
 architecture name_tipo of name is

→declaração de componentes> → 4

                                             <outros comandos>
 declaração de sinais>
                                               <instanciação de componentes;
 begin
                                               end;
```



7 Outros comandos concorrentes

- Podemos usar operadores diretos, fora de process.
- Esses comandos serão executados de maneira concorrente entre eles e com os demais process.

```
sum <= entA + ent B;
F <= A xor B xor Cin;
Cout <= (A and B) or ( A and Cin) or (B and Cin);</pre>
```

