

Circuitos Programáveis

PLD
FPGA

Aula 17


Introdução

Especificação de uma função como SDP (Soma de Produtos)

Implementação trivial por um circuito AND-OR

PLD's

- dispositivos pré-difundidos
- arrays AND-OR
- "fusíveis" inicialmente intactos (fusíveis são na verdade implementados por transistores/diodos)
- programação corresponde à queima dos "fusíveis"



Tipos de de Programmable Logic Devices (PLDs)

- PROM (Programmable Read-only memory)
- PLA (Programmable Logic Array)
- FPGA


Diferem Diferem:

- Na organização dos arrays AND e OR
- Na programabilidade dos arrays (colocação dos fusíveis ou transistores)
- Programáveis pelo fabricante ou pelo usuário

Memória PROM usada como PLD



PROM - Programmable Read-Only-Memory

Representação simbólica




- Notar que se trata de uma **memória**, onde cada célula tem originalmente todos os bits iguais a 1.
- Programação corresponde à queima dos “fusíveis”
- Encarando a PROM como um PLD
 - Bits de endereço Ai \Rightarrow variáveis de entrada da função
 - Decodificador: efetua a decodificação de todos os mintermos
cada palavra corresponde então a um mintermo
 - Bits de dados de saída \Rightarrow saída de múltiplas funções
 - Por exemplo: $F = \sum m(0,1,14) = m_0 + m_1 + m_{14}$
Implementada por D₂ na figura
Precisa memória com 16 mintermos \Rightarrow 4 variáveis de entrada
4 bits de endereço
- Comparando com a forma geral de um PLD
 - PROM - decodifica todos os mintermos
 - ARRAY AND é fixo (decodificador) - saída dele são mintermos
 - ARRAY OR é programável - soma dos mintermos
 - Número de funções = número de bits das palavras
 - Número de variáveis de entrada = número de bits de endereço

PLA




- $F_0 = A + B' C'$
- $F_1 = A C' + A B$
- $F_2 = B' C' + A B$
- $F_3 = B' C + A$



PAL - Programmable Array Logic


- Array AND é programável
- Array OR é fixo (cada OR é limitado a n termos-produto)
- Feedbacks das saídas para o array **and** permitem funções com mais de n termos



PLA - Programmable Logic Array

Características

- Arrays AND e OR são programáveis
- Para n variáveis de entrada, o array AND tem $2n$ linhas (variável e variável complementada)
- São decodificados apenas os termos-produto necessários




Projeto com PLA

- Deve-se minimizar todas as funções de saída simultaneamente, procurando-se o menor número de termos-produto comuns a todas as funções.
- Deve-se tentar solução ótima tanto com F como com \bar{F} , procurando:
 - menor número de termos
 - termos comuns a outras funções
- Tamanho do PLA
 - Nro. entradas = número de variáveis da função
 - Nro. linhas do array AND = nro. máximo de termos-produto no conjunto das funções
 - Nro. saídas = número de funções simultâneas



- Tipos de PLA's:
 - Programável por "máscaras", na fábrica (silicon foundry)
 - FPLA - field programmable (programável pelo usuário)



Field Programmable Gate Array


- FPGA
- Programável por
 - SRAM cells
 - Fúsilvel
 - EEPROM cell

FPGA - Field Programmable Gate Array


Características

- Reprogramável n vezes
- Array de blocos lógicos (função definida por seleção)
- Blocos lógicos e conexões são programáveis

Exemplo





PLB { Blocos Lógicos Programáveis (Programmable Logic Blocks)
CLB { Configurable Logic Blocks



Exercício: A figura a seguir mostra o esquemático de um elemento lógico presente na maioria dos CLBs de arquiteturas programáveis (FPGAs). Esse elemento chamado de Lookup Table (LUT) é responsável pela implementação da lógica combinacional nos CLBs. Implemente a função H nesta LUT indicando os valores nas entradas A, B, C e D e a0-15.

$$H = \overline{X}.Y.Z.W + X.\overline{Y} + \overline{W}$$





Discussão crítica do projeto de blocos combinacionais

- Alternativas de projeto de circuito digitais
 - Componentes discretos (de prateleira)
 - Circuito integrado dedicado
- Estilos de projeto de blocos combinacionais
 - Lógica programável
 - Lógica hardwired
 - Decodificadores/multiplexadores
 - Lógica em 2 níveis
 - Lógica aleatória multi-nível
- Fatores a considerar na escolha
 - Eficiência da solução: área, timing, consumo
 - Custo de produção
 - Custo de projeto
 - Volume de produção
 - Número de entradas/saídas (encapsulamento)

Somente em função do problema a ser resolvido é que podemos definir a melhor solução.

VHDL

- VHDL = VHSIC Hardware Description Language
- VHSIC = Very High Speed Integrated Circuit

Descrição de hardware usada para modelagem, simulação e síntese de sistemas digitais.

Conceito de entidade

Primeiro passo escrever a declaração de entidade que identifica o módulo como um bloco lógico distinto, e então, definir portas de entradas e saídas.

```
entity porta_simples_nor3 is
    Port (a, b, c : in bit;
          s : out bit);
end porta_simples_nor3;
```

Conceito de Arquitetura

Uma vez definida a entidade, faz-se necessário definir a arquitetura, ou seja, o comportamento do bloco lógico.

```
architecture exemplo1 of porta_simples_nor3 is
begin
    s <= not(a or b or c);
end exemplo1;
architecture exemplo2 of porta_simples_nor3 is
    signal z : bit;
begin
    z <= a or b or c;
    s <= not z;
end exemplo2;
```

Entity

```
entity HALFADDER is
    port(
        A, B: in bit;
        SUM, CARRY: out bit);
end HALFADDER;
-- VHDL'93: end entity HALFADDER
```



```
entity ADDER is
    port(
        A, B: in integer range 0 to 3;
        SUM: out integer range 0 to 3;
        CARRY: out bit);
end ADDER;
```

Architecture

```
entity HALFADDER is
    port(
        A, B: in bit;
        SUM, CARRY: out bit);
end HALFADDER;

architecture RTL of HALFADDER is
begin
    SUM <= A xor B;
    CARRY <= A and B;

end RTL;
end architecture RTL ;
```



Conceito de funções concorrentes

As declarações e comandos no VHDL são executados de maneira concorrente. Porém, é possível inserir atraso.

```
architecture exemplo3 of porta_simples_nor3 is
  signal z : bit;
begin
  z <= a or b or c after 4 ns;
  s <= not z after 2 ns;
end exemplo3;
```

Uso de Componentes

```
entity funcao1 is
  Port (x1, x2, x3, x4 : in bit;
        y : out bit);
end funcao1;
architecture exemplo1 of funcao1 is
  component porta_simples_nor3
    port( a,b,c : in bit;
          s : out bit);
  end component;
  component porta_simples_nand2
    port( a,b : in bit;
          s : out bit);
  end component;
  signal z1, z2 : bit;
begin
  G1: porta_simples_nor3 port map(x1, x2, x3, z1);
  G2: porta_simples_nand2 port map(z1, x4, z2);
  Y <= z2;
end exemplo1;
```

Blocos combinacionais

```
-- detector de igualdade
entity igualdade is
  Port (a,b: in bit;
        igual: out bit);
end igualdade;
architecture ex1 of igualdade is
begin
  igual <= '1' when a=b else
    '0';
end ex1;
```

Blocos Combinacionais

```
-- tabela verdade qualquer
entity tabelaverdade1 is
  Port (a,b,c : in bit;
        f : out bit);
end tabelaverdade1;
architecture ex1 of tabelaverdade1 is
begin
  f <= '1' when (a='0' and b='0' and c='1') else
    '1' when (a='1' and b='0' and c='1') else
    '1' when (a='1' and b='1' and c='0') else
    '1' when (a='1' and b='1' and c='1') else
    '0';
end ex1;
```

Bloco Combinacional

```
-- multiplexador
entity mux41 is
  Port (a0,a1,a2,a3: in bit;
        s1, s0 : in bit;
        f      : out bit);
end tabelaverdade1;

architecture ex1 of mux41 is
begin
  f <= a0 when (s1='0' and s0='0') else
    a1 when (s1='0' and s0='1') else
    a2 when (s1='1' and s0='0') else
    a3
end ex1;
```

Bloco Combinacional

```
-- multiplexador
entity mux41 is
  Port (a0,a1,a2,a3: in bit_vector(3 downto 0);
        s1, s0 : in bit;
        f      : out bit_vector(3 downto 0));
end tabelaverdade1;

architecture ex1 of mux41 is
begin
  f <= a0 when (s1='0' and s0='0') else
    a1 when (s1='0' and s0='1') else
    a2 when (s1='1' and s0='0') else
    a3
end ex1;
```

Vetores de bits

