# Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

**Thème principal :** Architecture matérielle et codage des nombres entiers négatifs en Complément à Deux (C2)

**Synthèse exécutive :** Ce cours détaille le mécanisme physique et mathématique utilisé par les processeurs pour représenter et manipuler les entiers négatifs. Afin d'éviter la conception de circuits de soustraction complexes et coûteux en transistors, l'Unité Arithmétique et Logique (UAL) ramène toute soustraction A - B à une addition A + (-B). Le standard moderne, appelé Complément à Deux (C2), permet d'exécuter ces calculs en arithmétique modulaire, garantit l'unicité du chiffre zéro et permet une gestion précise du débordement (Overflow vs Carry).

## 1. Le problème matériel de la soustraction et l'optimisation de l'UAL

Au niveau de l'architecture physique d'un microprocesseur, chaque composant logique (porte ET, OU, NON) consomme de la surface de silicium, de l'énergie et génère de la chaleur. Concevoir un circuit électronique distinct spécifiquement dédié à la soustraction binaire (un soustracteur matériel) doublerait presque la complexité de l'UAL. Pour surmonter cet obstacle, les architectes matériels convertissent systématiquement l'opération A - B sous la forme A + (-B). La difficulté théorique consiste donc à trouver un codage binaire du nombre négatif (-B) tel qu'une addition binaire standard (utilisant un simple additionneur) produise le résultat mathématique correct. Les approches historiques ('Bit de signe + valeur absolue' et 'Complément à 1') présentaient des défauts bloquants, notamment la coexistence de deux zéro différents (+0 et -0) et la nécessité de corriger les retenues.

- Unité Arithmétique et Logique (UAL / ALU) : Composant électronique interne du processeur dédié à l'exécution des opérations mathématiques et logiques.
- Optimisation matérielle : Économie de surface de silicium et de transistors en réutilisant l'additionneur binaire existant pour effectuer les soustractions.
- Transformation arithmétique : Transformation systématique de l'opération de soustraction A - B en une addition binaire A + (-B).
- Bit de poids fort (MSB - Most Significant Bit) : Bit situé le plus à gauche d'un mot binaire, servant d'indicateur de signe dans les conventions signées (0 = positif ou nul, 1 = négatif).

***Cas concret enseignant :*** *Le professeur utilise la métaphore du compteur kilométrique mécanique à rouleaux d'une voiture ancienne (limité à 4 chiffres, variant de 0000 à 9999). Si le véhicule affiche 0000 km et effectue une marche arrière de 1 km, le mécanisme recule et affiche 9999. Dans la mécanique de cet engrenage cyclique, 9999 joue physiquement le rôle de -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on soustrait 1, le registre bascule à 11111111, qui est la représentation matérielle exacte de l'entier relatif -1.*

## 2. Algorithme et propriétés du Complément à Deux (C2)

Pour calculer le codage en complément à deux d'un entier négatif -X sur n bits, l'algorithme suit impérativement trois étapes successives : 1. Écrire la valeur absolue X en binaire naturel sur n bits (en complétant la partie gauche par des 0 si nécessaire). 2. Inverser chaque bit pour obtenir le Complément à 1 (C1). 3. Ajouter 1 au résultat obtenu pour obtenir le Complément à 2 (C2 = C1 + 1). Outre la simplification des circuits électroniques, le Complément à Deux résout l'anomalie du 'double zéro'. Sur un format de 8 bits signés, la plage des entiers représentables s'étend de -128 (-2^7) jusqu'à +127 (+2^7 - 1). On note une légère asymétrie : le nombre négatif -128 (10000000_2) ne possède pas de pendant positif (+128) représentable sur 8 bits signés.

- Complément à 1 (C1) : Opération d'inversion logique bit à bit (remplacement de tous les 0 par des 1 et inversement).
- Complément à 2 (C2) : Algorithme définissant l'opposé d'un nombre binaire via la formule C2(X) = C1(X) + 1.
- Unicité du Zéro : Propriété clé du C2 éliminant le problème du zéro négatif (-0) et garantissant une représentation unique (00000000).

• Plage de représentation : Intervalle des entiers représentables sur n bits en C2, défini strictement par [-2^(n-1) ; +(2^(n-1) - 1)].

***Cas concret enseignant :*** *Démonstration au tableau de l'unicité du zéro sur 8 bits : la valeur +0 s'écrit 00000000. Son Complément à 1 (inversion) donne 11111111. Lorsqu'on ajoute 1 (C2), on obtient (1)00000000. Le 9ème bit (la retenue sortante) déborde du registre de 8 bits et se trouve matériellement rejeté par le processeur, renvoyant le mot binaire 00000000. La valeur zéro possède ainsi une représentation strictement unique.*

## 3. Retenue Sortante (Carry) vs Dépassement de Capacité (Overflow)

Il est crucial de ne pas confondre le drapeau de retenue sortante (Carry flag C) et le drapeau de dépassement de capacité (Overflow flag V). Lors de la transformation d'une soustraction A - B en addition A + (-B), l'apparition d'un bit de retenue à la 9ème position (sur un registre 8 bits) est le comportement mathématique attendu modulo 2^n. Ce bit sort du registre et est ignoré pour le résultat du calcul. En revanche, l'Overflow (V) signale une erreur d'interprétation arithmétique lorsque la valeur calculée est trop grande ou trop petite pour tenir dans le format alloué. Une addition entre un nombre positif et un nombre négatif ne peut JAMAIS provoquer d'overflow. Un overflow ne se produit que dans deux cas : l'addition de deux positifs donnant un résultat négatif (MSB=1), ou l'addition de deux négatifs donnant un résultat positif (MSB=0).

• Drapeau Carry (C / Retenue sortante) : Retenue générée au-delà du bit de poids fort (MSB). En complément à deux, lors d'une soustraction A + (-B), cette retenue est normale et ignorée.

• Drapeau Overflow (V / Débordement de capacité) : Drapeau d'erreur de l'UAL indiquant que le résultat mathématique d'un calcul dépasse la plage représentable du registre.

• Arithmétique modulaire : Fonctionnement des registres de taille fixe opérant implicitement modulo 2^n.

• Règle de détection de l'Overflow : Un overflow survient SI ET SEULEMENT SI l'on additionne deux nombres de MÊME signe et que l'on obtient un résultat de signe OPPOSÉ.

***Cas concret enseignant :*** *Exemple piège d'évaluation donné par l'enseignant : Additionner +70 et +60 sur 8 bits signés. Les deux opérandes sont positifs, leur somme théorique est +130. Or, la limite maximale représentable sur 8 bits signés est +127. En effectuant l'addition binaire, l'UAL produit le mot 10000010_2, dont le MSB vaut 1 (indiquant à tort un nombre négatif : -126). L'UAL détecte l'incohérence entre les signes des opérandes et le signe du résultat, et lève immédiatement le drapeau Overflow (V=1) pour signaler l'erreur au système.*

## ■ Questions & Interventions des Étudiants en Classe

**Question étudiant :** Pourquoi le bit de retenue tout à gauche (le 9ème bit sur un registre 8 bits) disparaît-il simplement lors du calcul d'une addition en complément à deux ?
**Réponse du professeur :** Le registre physique possède une taille fixe de n bits (ex: 8 bits). Tout bit excédentaire généré au-delà du n-ième bit ne peut physiquement pas être stocké dans le registre de résultat. Mathématiquement, travailler sur n bits revient à faire de l'arithmétique modulaire modulo 2^n. Ce 9ème bit représente la valeur 2^n, qui équivaut à 0 modulo 2^n. Ce bit sortant est stocké séparément dans le drapeau Carry (C) du registre d'état, mais il est rejeté de la valeur du résultat.

**Question étudiant :** Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en entier non signé) ou le nombre -1 (en entier signé C2) ?
**Réponse du professeur :** Le processeur ne 'sait' pas et ne fait aucune différence au niveau du stockage : pour l'additionneur matériel, 11111111 ne sont que des impulsions électriques. Le circuit d'addition effectue exactement les mêmes opérations logiques quel que soit l'usage. C'est l'instruction-machine exécutée par le programmeur (par exemple un saut conditionnel signé 'JG' vs non-signé 'JA' en assembleur, ou le type 'int' vs 'unsigned int' en C) qui décide quelle interprétation et quels drapeaux (Carry ou Overflow) doivent être pris en compte.

## ■ Exercice & Démonstration d'Application

**Énoncé :** Sur une architecture 8 bits, effectuez la soustraction arithmétique 35 - 18 en la convertissant en une addition en Complément à Deux : 35 + (-18). Détaillez chaque étape de conversion, posez l'addition binaire et

commentez la valeur finale.

**Résolution pas à pas :**
Étape 1 : Conversion de l'entier positif +35 en binaire naturel sur 8 bits. 35 = 32 + 2 + 1 = 00100011_2. Étape 2 : Codage de l'entier négatif -18 en Complément à Deux (C2). a) Représentation de +18 en binaire sur 8 bits : 18 = 16 + 2 = 00010010_2. b) Calcul du Complément à 1 (C1, inversion de tous les bits) : 11101101_2. c) Calcul du Complément à 2 (C2 = C1 + 1) : 11101101_2 + 1 = 11101110_2. Le mot binaire 11101110 représente donc la valeur -18 sur 8 bits. Étape 3 : Addition binaire de (+35) et (-18). 0 0 1 0 0 0 1 1 (+35) + 1 1 1 0 1 1 1 0 (-18) ---------- (1) 0 0 0 1 0 0 0 1 Étape 4 : Gestion de la retenue sortante. Le 9ème bit tout à gauche (1) dépasse la capacité du registre 8 bits. Il est reporté dans le drapeau Carry (C=1) et rejeté du résultat final du registre.

**Résultat : Le résultat binaire conservé dans le registre 8 bits est 00010001_2. En convertissant ce nombre en décimal : 16 + 1 = +17. La soustraction théorique (35 - 18 = 17) est parfaitement validée par l'UAL.**

## ■ Auto-Évaluation Flash d'Examen

**Q : Quelle est la plage exacte des valeurs décimales représentables par un entier signé codé sur 8 bits en Complément à Deux ?**

*R : De -128 à +127 (formule : [-2^(8-1) ; +(2^(8-1) - 1)]).*

**Q : Quel est le codage binaire sur 8 bits de l'entier relatif -5 en Complément à Deux ?**

*R : 11111011_2 (Détail : +5 = 00000101_2 -> C1 = 11111010_2 -> C2 = 11111011_2).*

**Q : Quelle condition exacte provoque l'activation du drapeau de dépassement de capacité (Overflow / V=1) lors d'une addition binaire signée ?**

*R : Un overflow se produit uniquement lors de l'addition de deux opérandes de même signe dont le résultat possède un signe opposé (ex: deux positifs donnant un négatif ou deux négatifs donnant un positif).*