# Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

**Thème principal :** Arithmétique binaire et codage des entiers négatifs en Complément à Deux (C2)

**Synthèse exécutive :** Ce cours traite de la problématique matérielle et algorithmique de la représentation des entiers relatifs au sein des processeurs. Afin d'éviter la conception de circuits électroniques spécifiques et coûteux pour la soustraction (soustracteurs), l'Unité Arithmétique et Logique (UAL) réutilise l'additionneur matériel en ramenant toute soustraction A - B à l'addition A + (-B). La convention standard du Complément à Deux (C2) permet de calculer le binaire négatif (-B) par la formule C2(X) = C1(X) + 1. Elle élimine l'anomalie du double zéro (+0 et -0), autorise une arithmétique modulaire directe et nécessite la distinction entre la retenue sortante (Carry flag C) et le débordement de capacité (Overflow flag V).

## 1. Problématique matérielle : La soustraction sans circuit soustracteur

Au niveau de l'architecture physique d'un processeur, chaque porte logique consomme du silicium et de l'énergie. Concevoir un circuit électronique distinct spécifiquement dédié à la soustraction binaire (un soustracteur matériel) doublerait inutilement la complexité de l'UAL par rapport à un simple additionneur. Pour contourner cet obstacle, les architectes matériels convertissent systématiquement toute opération de soustraction A - B sous la forme A + (-B). La question centrale réside dans le codage binaire du nombre négatif (-B) : il doit être configuré de telle sorte qu'une addition binaire standard traite les bits de manière transparente et fournisse le résultat mathématique exact sans aucune intervention matérielle spécifique. Les conventions historiques (telles que le bit de signe et magnitude ou le complément à un) présentaient de lourdes faiblesses, notamment la coexistence de deux zéros distincts (+0 et -0) et le besoin de corriger manuellement les retenues.

- Unité Arithmétique et Logique (UAL / ALU) : composant électronique interne au processeur exécutant les opérations logiques et mathématiques.
- Optimisation par additionneur binaire : réutilisation du circuit additionneur pour exécuter les soustractions afin d'économiser des transistors, de la surface de silicium et de l'énergie.
- Transformation de la soustraction : équivalence fondamentale transformant A - B en A + (-B).
- Bit de poids fort (MSB - Most Significant Bit) : bit situé à l'extrême gauche, indiquant le signe (0 = positif ou nul, 1 = négatif).

***Cas concret enseignant :*** *Analogie du compteur kilométrique mécanique à rouleaux d'une voiture ancienne (limité à 4 chiffres, de 0000 à 9999) : si le véhicule affiche 0000 km et fait une marche arrière de 1 km, le rouleau mécanique recule et affiche 9999. Dans la mécanique de cet engrenage cyclique, 9999 est le représentant physique direct de -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on soustrait 1, le registre bascule à 11111111, qui constitue la représentation matérielle exacte de l'entier relatif -1.*

## 2. Algorithme du Complément à Deux et propriétés structurelles

Pour déterminer le codage binaire d'un nombre entier négatif (-X) sur un mot de n bits, l'algorithme s'exécute strictement en trois étapes séquentielles : 1. Convertir la valeur absolue X en binaire naturel sur n bits (en complétant à gauche par des 0 si nécessaire). 2. Inverser l'ensemble des bits pour obtenir le Complément à 1 (C1). 3. Ajouter 1 au résultat obtenu pour obtenir le Complément à 2 (C2 = C1 + 1). Outre l'avantage d'optimiser l'UAL, le Complément à Deux garantit qu'il n'existe qu'une seule et unique représentation de la valeur zéro. De plus, sur n bits, la plage des entiers représentables est asymétrique : sur 8 bits, elle s'étend de -128 à +127. La valeur -128 (10000000) n'a pas de pendant positif (+128) codable sur le même nombre de bits.

- Complément à 1 (C1) : opération logique d'inversion bit à bit (transformation de tous les 0 en 1 et inversement).
- Complément à 2 (C2) : algorithme définissant l'opposé d'un nombre binaire via la formule C2(X) = C1(X) + 1.
- Unicité du Zéro : propriété clé éliminant l'anomalie du 'double zéro' (+0 et -0) des conventions historiques.

• Plage de représentation : intervalle des entiers représentables sur n bits en C2, défini par [-2^(n-1) ; +(2^(n-1) - 1)].

***Cas concret enseignant :*** *Démonstration au tableau de l'unicité du zéro sur 8 bits : la valeur 0 s'écrit 00000000. Son Complément à 1 donne 11111111. Si l'on ajoute 1 (C2), le calcul binaire donne (1)00000000. Le 9ème bit retenu dépasse la capacité du registre de 8 bits et se trouve physiquement rejeté par le processeur, ce qui renvoie le mot binaire 00000000. La valeur zéro possède donc une représentation strictement unique.*

## 3. Retenue Sortante (Carry) vs Dépassement de Capacité (Overflow)

Il est primordial de ne pas confondre le drapeau de retenue sortante (Carry flag C) et le drapeau de dépassement de capacité (Overflow flag V). Lorsqu'on effectue une soustraction A - B sous la forme d'une addition A + (-B), l'apparition d'un bit de retenue à la 9ème position (sur un registre 8 bits) est une conséquence naturelle de l'arithmétique modulaire modulo 2^n. Ce bit sort du registre de résultat et doit être ignoré pour la valeur conservée. En revanche, l'Overflow (V) signale une erreur d'interprétation arithmétique lorsque la valeur théorique calculée est trop grande ou trop petite pour tenir dans le format alloué. Une addition entre un nombre positif et un nombre négatif ne peut JAMAIS provoquer d'overflow. Un overflow apparaît exclusivement dans deux situations : l'addition de deux positifs donnant un résultat négatif (MSB=1), ou l'addition de deux négatifs donnant un résultat positif (MSB=0).

• Drapeau Carry (C / Retenue sortante) : retenue générée au-delà du bit de poids fort (MSB). En complément à deux, lors d'une soustraction A + (-B), cette retenue est normale et ignorée.

• Drapeau Overflow (V / Débordement de capacité) : drapeau d'erreur de l'UAL indiquant que le résultat mathématique dépasse la plage représentable du registre.

• Arithmétique modulaire : fonctionnement des registres de taille fixe opérant implicitement modulo 2^n.

• Règle de détection d'Overflow : un overflow survient si et seulement si l'on additionne deux nombres de même signe et qu'on obtient un résultat de signe opposé.

***Cas concret enseignant :*** *Exemple d'évaluation donné par l'enseignant : additionner +70 et +60 sur 8 bits signés. Les deux opérandes sont positifs, leur somme théorique est +130. Or, la limite maximale sur 8 bits signés est +127. L'addition binaire produit le mot 10000010_2, dont le MSB vaut 1 (indiquant à tort un nombre négatif : -126). L'UAL détecte que deux positifs ont donné un résultat négatif et lève immédiatement le drapeau Overflow (V=1) pour signaler l'erreur au système.*

## ■ Questions & Interventions des Étudiants en Classe

**Question étudiant :** Pourquoi le bit de retenue retenu tout à gauche (la retenue sortante / 9ème bit) disparaît-il simplement lors du calcul d'une addition en complément à deux ?
**Réponse du professeur :** Le registre du processeur possède une taille matérielle fixe (par exemple 8 bits). Le 9ème bit ne peut pas être stocké dans le registre de résultat et bascule dans le drapeau Carry (C) du registre d'état. Mathématiquement, le calcul s'effectue en arithmétique modulaire modulo 2^n (modulo 256 sur 8 bits), ce qui signifie que toute valeur égale à 2^n (représentée par la retenue sortante) vaut 0 dans ce système d'engrenage binaire et peut être légitimement rejetée.

**Question étudiant :** Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en entier non signé) ou le nombre -1 (en entier signé C2) ?
**Réponse du professeur :** Au niveau matériel, le processeur ne le 'sait' pas : 11111111 n'est qu'une série d'états électriques (tension haute). C'est le type de donnée défini dans le programme informatique (par exemple uint8_t contre int8_t en C/C++) et le choix des instructions d'assemblage exécutées qui déterminent comment cette séquence sera interprétée par le logiciel et quels drapeaux de condition seront pris en compte.

## ■ Exercice & Démonstration d'Application

**Énoncé :** Sur une architecture 8 bits, effectuez la soustraction arithmétique 35 - 18 en la convertissant en une addition en Complément à Deux : 35 + (-18). Détailler les étapes de conversion, poser l'addition binaire et valider le résultat final.

**Démarche de résolution :**
Étape 1 : Conversion de l'entier positif +35 en binaire naturel sur 8 bits. 35 = 32 + 2 + 1 = 00100011_2. Étape 2 : Codage de l'entier négatif -18 en Complément à Deux (C2). a) Représentation de +18 en binaire naturel sur 8 bits : 18 = 16 + 2 = 00010010_2. b) Calcul du Complément à 1 (C1, inversion de tous les bits) : 11101101_2. c) Calcul du Complément à 2 (C2 = C1 + 1) : 11101101 + 1 = 11101110_2. Le mot binaire 11101110 représente l'entier -18 sur 8 bits. Étape 3 : Addition binaire de (+35) et (-18). 0 0 1 0 0 0 1 1 (+35) + 1 1 1 0 1 1 1 0 (-18) ---------- (1) 0 0 0 1 0 0 0 1 Étape 4 : Gestion de la retenue sortante. Le 9ème bit tout à gauche (1) dépasse la capacité du registre 8 bits. Il alimente le drapeau Carry (C=1) et est ignoré pour le résultat du registre.

**Résultat : Le résultat binaire conservé dans le registre 8 bits est 00010001_2. Sa conversion en décimal donne 16 + 1 = +17. La soustraction théorique (35 - 18 = 17) est parfaitement validée par l'UAL.**

## ■ Auto-Évaluation Flash d'Examen

**Q : Quelle est la plage des valeurs décimales représentables par un entier signé codé sur 8 bits en Complément à Deux ?**

*R : La plage exacte s'étend de -128 à +127, soit de -2^(8-1) à +(2^(8-1) - 1).*

**Q : Quel est le codage binaire sur 8 bits de l'entier relatif -5 en Complément à Deux ?**

*R : +5 s'écrit 00000101_2. Son Complément à 1 (C1) est 11111010_2. En ajoutant 1 (C2), on obtient 11111011_2.*

**Q : Quelle condition provoque l'activation du drapeau de dépassement de capacité (Overflow / V=1) lors d'une addition binaire signée ?**

*R : Un overflow se produit si et seulement si l'on additionne deux nombres de même signe et que l'on obtient un résultat de signe opposé (par exemple deux nombres positifs produisant un bit de poids fort MSB=1).*