Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Architecture des ordinateurs, codage des nombres et arithmétique binaire

Synthèse exécutive : Ce cours aborde la problématique fondamentale du stockage et de la manipulation des nombres entiers négatifs au sein d'un processeur. Afin d'éviter de concevoir des circuits électroniques distincts et coûteux pour l'addition et la soustraction, l'architecture matérielle s'appuie sur la convention du Complément à Deux (C2). Cette méthode mathématique permet de transformer toute opération de soustraction A - B en une simple addition binaire A + (-B), tout en éliminant l'anomalie historique du 'double zéro' et en optimisant l'Unité Arithmétique et Logique (UAL).

1. Le problème matériel de la représentation des entiers négatifs

Au niveau de l'architecture physique d'un processeur, concevoir un circuit électronique spécifique dédié à la soustraction (un soustracteur binaire) exige un nombre considérable de transistors supplémentaires par rapport à un simple additionneur. Pour réduire les coûts de fabrication, la consommation électrique et l'empreinte thermique, les ingénieurs effectuent les soustractions en réutilisant le circuit de l'additionneur. Pour réaliser l'opération A - B, l'ordinateur exécute en réalité A + (-B). La question centrale est donc de coder la valeur négative (-B) de telle sorte qu'une addition binaire standard fournisse le résultat mathématique exact.

- Unité Arithmétique et Logique (UAL / ALU) : Composant du processeur chargé d'exécuter les opérations mathématiques et logiques.
- Optimisation matérielle : Économie de transistors en réutilisant l'additionneur binaire existant pour effectuer les soustractions.
- Bit de poids fort (MSB - Most Significant Bit) : Le bit situé tout à gauche d'un mot binaire, servant d'indicateur de signe (0 = positif, 1 = négatif).

Cas concret enseignant : *Le professeur utilise l'analogie d'un compteur kilométrique mécanique d'une voiture ancienne bloqué sur 4 chiffres (de 0000 à 9999). Si le véhicule affiche 0000 km et effectue une marche arrière de 1 km, le compteur recule et affiche 9999. Dans cet engrenage, 9999 équivaut physiquement à -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on enlève 1, le registre bascule à 11111111, représentant -1.*

2. Algorithme et propriétés du Complément à Deux (C2)

Pour calculer la représentation en complément à deux d'un entier négatif sur n bits, l'algorithme suit impérativement trois étapes successives : 1) Écrire la valeur absolue du nombre en binaire sur n bits en complétant par des zéros à gauche. 2) Inverser tous les bits (calcul du C1). 3) Ajouter 1 au résultat obtenu (calcul du C2). Sur un format de 8 bits, la plage des entiers représentables s'étend de -128 à +127. Il existe une asymétrie : la valeur -128 (10000000) n'a pas son pendant positif sur le même nombre de bits.

- Complément à 1 (C1) : Inversion logique de l'ensemble des bits (remplacement des 0 par des 1 et inversement).
- Complément à 2 (C2) : Algorithme définissant l'opposé d'un nombre via la formule C2(X) = C1(X) + 1.
- Plage de valeurs sur n bits : Intervalle strictement compris entre -2^(n-1) et +(2^(n-1) - 1).
- Unicité du zéro : Suppression définitive de l'anomalie du double zéro (+0 et -0).

Cas concret enseignant : *Démonstration au tableau de l'unicité du zéro sur 8 bits : la valeur 0 s'écrit 00000000. Son Complément à 1 donne 11111111. Si l'on ajoute 1, on obtient (1)00000000. Le 9ème bit (retenue sortante) dépasse la capacité du registre 8 bits et se trouve rejeté par le matériel, ce qui renvoie le résultat exact 00000000. La valeur zéro possède ainsi une représentation unique.*

3. Retenue Sortante (Carry) vs Dépassement de Capacité (Overflow)

Il ne faut jamais confondre la retenue sortante (Carry flag C) et le dépassement de capacité signé (Overflow flag V). Lors d'une soustraction transformée en addition A + (-B), l'apparition d'un bit de retenue au-delà du format n bits est normale : elle découle du calcul modulo 2^n et doit être ignorée. En revanche, un Overflow se produit exclusivement lorsque le résultat mathématique sort de l'intervalle [-2^(n-1) ; +(2^(n-1) - 1)]. La règle de détection est stricte : un Overflow ne peut survenir que lors de l'addition de deux opérandes de même signe.

- Drapeau Carry (C) : Retenue sortante au-delà du bit de poids fort, normale et ignorée lors d'une soustraction en C2.
- Drapeau Overflow (V) : Indicateur matériel signalant que le résultat d'un calcul sort de la plage représentable.
- Arithmétique modulaire : Calculs effectifs réalisés modulo 2^n sur un registre de n bits.

Cas concret enseignant : *Exemple piège d'examen donné par le prof : additionner +70 et +60 en 8 bits signés. Les deux nombres sont positifs, leur somme théorique est +130. Or, la limite maximale sur 8 bits signés est +127. Le calcul binaire donne 10000010, dont le bit de poids fort est 1 (indiquant un nombre négatif, soit -126). L'UAL détecte cette incohérence de signe et lève le drapeau Overflow (V=1).*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit retenu tout à gauche (la retenue sortante) disparaît-il lors du calcul d'une addition en complément à deux ?
Réponse du professeur : Parce que le registre du processeur a une taille fixe (par exemple 8 bits). Tout bit supplémentaire généré au-delà du MSB sort de la zone de stockage du registre et est géré par l'arithmétique modulaire (modulo 2^n), ce qui correspond mathématiquement au mécanisme d'ajustement de la soustraction.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en non signé) ou le nombre -1 (en signé C2) ?
Réponse du professeur : Le processeur ne le devine pas par lui-même : c'est le type de données manipulé dans le code (par exemple un 'unsigned char' ou un 'signed char' en langage C) et les instructions assembleur utilisées qui déterminent si l'on interprète les bits en mode signé ou non signé.

■ Exercice & Démonstration d'Application

Énoncé : Sur un système 8 bits, effectuez la soustraction arithmétique 35 - 18 en la transformant en une addition en complément à deux : 35 + (-18).

Résolution pas à pas :
Étape 1 : Conversion de +35 sur 8 bits. 35 = 32 + 2 + 1 = 00100011 en binaire. Étape 2 : Codage de -18 en Complément à 2 (C2). a) Représentation de +18 sur 8 bits : 18 = 16 + 2 = 00010010. b) Complément à 1 (inversion des bits) : 11101101. c) Complément à 2 (ajout de +1) : 11101101 + 1 = 11101110. (Donc -18 = 11101110). Étape 3 : Addition binaire de 35 et (-18). 00100011 (+35) + 11101110 (-18) ---------- (1)00010001 Étape 4 : Traitement de la retenue sortante. Le 9ème bit (1 tout à gauche) sort du registre 8 bits et est placé dans le drapeau Carry, il est ignoré pour le résultat du registre.

Résultat : Le résultat binaire conservé dans le registre 8 bits est 00010001. En convertissant en décimal : 16 + 1 = +17. Le résultat théorique 35 - 18 = 17 est parfaitement validé.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage des valeurs décimales représentables par un entier signé codé sur 8 bits en complément à deux ?

R : De -128 à +127 (soit -2^(8-1) à +(2^(8-1) - 1)).

Q : Quel est le résultat en binaire sur 8 bits du codage de l'entier -5 en complément à deux ?

R : +5 s'écrit 00000101. En C1 : 11111010. En ajoutant 1 (C2) : 11111011.

Q : Quelle condition exacte provoque une erreur de dépassement de capacité (Overflow) lors d'une addition de deux nombres signés ?

> *R : L'addition de deux opérandes de même signe dont le résultat mathématique dépasse la capacité du registre, entraînant un changement de signe erroné du bit de poids fort (MSB).*