Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Arithmétique binaire, représentation des nombres négatifs et gestion du dépassement de capacité dans l'UAL

Synthèse exécutive : Ce cours traite de la problématique matérielle et mathématique du stockage des entiers négatifs au sein d'un processeur. Afin d'éviter la conception coûteuse de circuits de soustraction dédiés, les puces informatiques utilisent la convention du Complément à Deux (C2). Cette méthode transforme toute soustraction A - B en une addition binaire A + (-B). Elle résout l'anomalie du 'double zéro' des méthodes historiques (+0 et -0), autorise l'arithmétique modulaire directe et introduit la distinction fondamentale entre la retenue sortante (Carry) et le dépassement de capacité (Overflow).

1. Problématique matérielle et optimisation de l'Unité Arithmétique et Logique (UAL)

Au niveau matériel, chaque porte logique sur la puce de silicium génère un coût de fabrication, consomme de l'énergie et dégage de la chaleur. Concevoir un circuit électronique distinct spécifiquement dédié à la soustraction binaire (un soustracteur) doublerait inutilement la complexité de l'UAL par rapport à un simple additionneur. Pour éviter ce surcoût, les architectes matériels ont cherché à ramener toute opération de soustraction A - B à une addition A + (-B). La question centrale réside dans le codage binaire du nombre négatif (-B) : il doit être configuré de telle sorte qu'une addition binaire standard traite les bits de manière transparente et fournisse le résultat mathématique exact sans aucune intervention matérielle spécifique.

- Unité Arithmétique et Logique (UAL / ALU) : Composant électronique interne du processeur dédié à l'exécution des opérations mathématiques et logiques.
- Optimisation par additionneur binaire : Stratégie visant à réduire le nombre de transistors et la surface de silicium en réutilisant le circuit d'addition pour effectuer les soustractions.
- Transformation de la soustraction : Équivalence arithmétique fondamentale transformant A - B en A + (-B).
- Bit de poids fort (MSB - Most Significant Bit) : Bit situé à l'extrême gauche d'un mot binaire, servant de bit de signe (0 = positif ou nul, 1 = négatif).

Cas concret enseignant : *Le professeur utilise l'analogie d'un compteur kilométrique mécanique à 4 chiffres (de 0000 à 9999). Si le véhicule est à 0000 km et effectue une marche arrière de 1 km, le rouleau mécanique recule et affiche 9999. Dans la mécanique de cet engrenage borné, 9999 est le représentant physique direct de -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on soustrait 1, le registre bascule à 11111111, qui constitue la représentation matérielle exacte de l'entier relatif -1.*

2. Algorithme du Complément à Deux et propriétés de représentation

Pour déterminer la représentation binaire d'un nombre entier négatif (-X) sur n bits, l'algorithme suit obligatoirement trois étapes rigoureuses : 1) Écrire la valeur absolue X en binaire naturel sur n bits (en complétant à gauche par des 0). 2) Inverser l'ensemble des bits pour obtenir le Complément à 1 (C1). 3) Ajouter 1 au résultat obtenu pour obtenir le Complément à 2 (C2). Outre la simplification des calculs, le C2 élimine le problème du 'double zéro'. Dans des représentations plus anciennes comme le bit de signe + valeur absolue, 00000000 représentait +0 et 10000000 représentait -0, ce qui obligeait les processeurs à faire des double-tests systématiques. En C2, la valeur zéro est strictement unique. De plus, sur n bits, l'intervalle des valeurs est asymétrique : sur 8 bits, les valeurs s'étendent de -128 à +127. La valeur -128 (10000000) ne possède pas de pendant positif (+128) sur le même nombre de bits.

- Complément à 1 (C1) : Opération logique d'inversion bit à bit (transformation de tous les 0 en 1 et inversement).
- Complément à 2 (C2) : Algorithme standard définissant l'opposé d'un nombre binaire via la formule C2(X) = C1(X) + 1.

• Unicité du Zéro : Propriété supprimant l'anomalie du 'double zéro' (+0 et -0) présente dans les conventions historiques.

• Plage de représentation : Sur n bits en C2, l'intervalle des valeurs s'étend strictement de -2^(n-1) à +(2^(n-1) - 1).

Cas concret enseignant : *Démonstration au tableau de l'unicité du zéro sur 8 bits : la valeur 0 s'écrit 00000000. Son Complément à 1 donne 11111111. Si l'on ajoute 1 (C2), le calcul donne (1)00000000. Le 9ème bit retenu sort du cadre du registre de 8 bits et se trouve physiquement rejeté par le processeur, renvoyant le mot binaire 00000000. Le chiffre zéro possède donc une représentation strictement unique.*

3. Retenue Sortante (Carry) versus Dépassement de Capacité (Overflow)

Il ne faut absolument pas confondre la retenue sortante (Carry flag C) et le dépassement de capacité (Overflow flag V). Lorsqu'on effectue une soustraction A - B sous la forme A + (-B), l'apparition d'une retenue au-delà du MSB (par exemple un 9ème bit sur un mot de 8 bits) est une conséquence mathématique naturelle de l'arithmétique modulaire modulo 2^n. Ce bit sort du registre de calcul et n'altère pas le résultat conservé. En revanche, l'Overflow (V) signale une incohérence arithmétique lorsque la valeur théorique calculée est trop grande ou trop petite pour tenir dans le registre. Une addition entre un nombre positif et un nombre négatif ne peut JAMAIS provoquer d'overflow. Un overflow apparaît exclusivement dans deux situations : l'addition de deux nombres positifs donnant un résultat négatif (MSB=1), ou l'addition de deux nombres négatifs donnant un résultat positif (MSB=0).

• Drapeau Carry (C / Retenue sortante) : Retenue générée au-delà du bit de poids fort (MSB), normale et ignorée lors d'une soustraction en C2.

• Drapeau Overflow (V / Débordement de capacité) : Drapeau d'erreur de l'UAL indiquant que le résultat mathématique dépasse la plage représentable du registre.

• Arithmétique modulaire : Calculs effectifs réalisés modulo 2^n sur un registre de taille fixe n bits.

• Règle de détection de l'Overflow : Un overflow survient si et seulement si l'addition de deux opérandes de MÊME signe produit un résultat de signe OPPOSÉ.

Cas concret enseignant : *Exemple piège d'évaluation donné par l'enseignant : additionner +70 et +60 sur 8 bits signés. Les deux nombres sont positifs, leur somme théorique est +130. Or, la limite maximale sur 8 bits signés est +127. L'addition binaire donne 10000010_2, dont le bit de poids fort vaut 1 (ce qui correspond à -126 en décimal). L'UAL détecte que deux positifs ont donné un résultat négatif et active immédiatement le drapeau Overflow (V=1) pour avertir l'ordinateur de l'erreur.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit de retenue tout à gauche (la retenue sortante / 9ème bit) disparaît-il simplement lors du calcul d'une addition en complément à deux ?
Réponse du professeur : L'UAL travaille sur des registres de taille physique fixe (ex. 8 bits). Lorsqu'une retenue dépasse le 8ème bit, elle ne peut physiquement pas entrer dans le registre de destination. Elle est dirigée vers le registre d'état (drapeau Carry C). Dans l'arithmétique du Complément à Deux, cette retenue représente l'annulation du décalage de 2^n ajouté implicitement lors du codage de l'opposé. Son rejet est donc mathématiquement nécessaire pour obtenir le résultat exact modulo 2^n.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en non signé) ou le nombre -1 (en signé C2) ?
Réponse du professeur : Le processeur au niveau matériel ne le 'sait' pas : un registre contient uniquement une suite d'états électriques (0 et 1). C'est le type de donnée défini au niveau du langage (ex: uint8_t vs int8_t en C++) et l'instruction d'assemblage exécutée (ex: instructions de comparaison signée vs non signée) qui dictent au processeur quelle interprétation utiliser et quel drapeau (Carry ou Overflow) surveiller.

■ Exercice & Démonstration d'Application

Énoncé : Sur une architecture 8 bits, effectuez la soustraction arithmétique 35 - 18 en la convertissant en une addition en Complément à Deux : 35 + (-18). Détailler chaque étape de conversion, posez l'addition binaire et validez le résultat final.

Démarche de résolution :
Étape 1 : Conversion de l'entier positif +35 en binaire naturel sur 8 bits. 35 = 32 + 2 + 1 = 00100011_2. Étape 2 : Codage de l'entier négatif -18 en Complément à Deux (C2). a) Représentation de +18 en binaire naturel sur 8 bits : 18 = 16 + 2 = 00010010_2. b) Calcul du Complément à 1 (C1, inversion de tous les bits) : 11101101_2. c) Calcul du Complément à 2 (C2 = C1 + 1) : 11101101 + 1 = 11101110_2. Le mot binaire 11101110 représente l'entier -18 sur 8 bits. Étape 3 : Addition binaire de (+35) et (-18). 0 0 1 0 0 0 1 1 (+35) + 1 1 1 0 1 1 1 0 (-18) ---------- (1) 0 0 0 1 0 0 0 1 Étape 4 : Gestion de la retenue sortante. Le 9ème bit tout à gauche (1) dépasse la capacité du registre 8 bits. Il alimente le drapeau Carry (C=1) et est ignoré dans le registre de résultat final.

Résultat : Le résultat binaire conservé dans le registre 8 bits est 00010001_2. En convertissant en décimal : 16 + 1 = +17. La soustraction théorique (35 - 18 = 17) est parfaitement validée par l'UAL.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage exacte des valeurs décimales représentables par un entier signé codé sur 8 bits en Complément à Deux ?

R : La plage s'étend de -128 à +127 (soit de -2^7 à +(2^7 - 1)).

Q : Quel est le codage binaire sur 8 bits de l'entier relatif -5 en Complément à Deux ?

R : +5 = 00000101_2 -> C1 = 11111010_2 -> C2 (C1 + 1) = 11111011_2.

Q : Quelle condition exacte provoque l'activation du drapeau de dépassement de capacité (Overflow / V=1) lors d'une addition binaire signée ?

R : Un Overflow survient si et seulement si l'on additionne deux nombres de même signe et que le résultat binaire obtenu présente un signe opposé (MSB inversé).