Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Codage des entiers relatifs et opérations arithmétiques au niveau matériel

Synthèse exécutive : Ce cours explique de manière exhaustive la représentation des nombres entiers négatifs au sein d'un ordinateur. Afin de ne pas surcharger les processeurs avec des circuits de soustraction distincts et coûteux, l'architecture matérielle utilise le Complément à Deux (C2). Cette convention mathématique permet d'effectuer toutes les soustractions via le circuit de l'additionneur binaire en transformant l'opération A - B en A + (-B), tout en éliminant le problème du double zéro et en optimisant l'Unité Arithmétique et Logique (UAL).

1. Le problème matériel de la représentation des nombres négatifs

Au niveau de l'architecture physique d'un processeur, créer un circuit électronique spécifique pour la soustraction (un soustracteur binaire) nécessite un nombre très élevé de transistors supplémentaires par rapport à un simple additionneur. Pour limiter le coût de fabrication, la consommation d'énergie et l'empreinte thermique du composant, les ingénieurs ont conçu un système permettant d'exécuter les soustractions directement sur le circuit additionneur. Pour effectuer la soustraction A - B, l'ordinateur réalise en réalité l'addition A + (-B). La difficulté fondamentale est donc de trouver un codage binaire du nombre négatif (-B) tel qu'une addition binaire ordinaire fournisse le résultat mathématique exact.

- Unité Arithmétique et Logique (UAL / ALU) : Composant clé du processeur dédié à l'exécution des calculs mathématiques et logiques.
- Bit de poids fort (MSB - Most Significant Bit) : Le bit le plus à gauche d'un mot binaire, servant d'indicateur de signe (0 pour positif, 1 pour négatif).
- Optimisation matérielle : Stratégie réduisant le nombre de transistors en réutilisant l'additionneur pour réaliser les soustractions.

Cas concret enseignant : *Le professeur utilise l'analogie d'un compteur kilométrique mécanique à 4 chiffres (variant de 0000 à 9999). Si le véhicule affiche 0000 km et fait une marche arrière de 1 km, le compteur recule et affiche 9999. Dans la logique de cet engrenage, 9999 équivaut physiquement à -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on retire 1, le registre bascule à 11111111, ce qui constitue la représentation de -1.*

2. L'algorithme et les propriétés du Complément à Deux (C2)

Pour déterminer le codage binaire d'un nombre négatif sur n bits, l'algorithme suit impérativement trois étapes successives : 1. Écrire la valeur absolue du nombre en binaire sur n bits (en complétant avec des 0 à gauche). 2. Inverser chaque bit (calcul du Complément à 1). 3. Ajouter 1 au résultat obtenu (calcul du Complément à 2). Outre la simplification des circuits d'addition, cette méthode garantit qu'il n'existe qu'une seule et unique représentation pour la valeur zéro, contrairement aux conventions plus anciennes qui souffraient de l'existence d'un zéro positif (00000000) et d'un zéro négatif (10000000).

- Complément à 1 (C1) : Inversion logique de l'ensemble des bits d'un nombre (remplacement de tous les 0 par des 1 et inversement).
- Complément à 2 (C2) : Procédé mathématique définissant l'opposé d'un nombre binaire via la formule C2(X) = C1(X) + 1.
- Plage de valeurs sur n bits : Pour un codage sur n bits en C2, les valeurs représentables s'étendent strictement de -2^(n-1) à +(2^(n-1) - 1).
- Unicité du zéro : Suppression du problème du zéro négatif (-0) présent dans la représentation 'Bit de signe + magnitude'.

Cas concret enseignant : *Pour démontrer l'absence de double zéro, le professeur applique la règle du C2 sur le nombre zéro (00000000) sur 8 bits : l'inversion des bits (C1) donne 11111111, puis l'ajout de 1 produit (1)00000000. Le 9ème bit dépasse la capacité du registre et se trouve rejeté par le matériel, ce qui renvoie le résultat exact 00000000. La valeur zéro possède ainsi une représentation unique.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit retenu tout à gauche (la retenue sortante) disparaît-il lors du calcul d'une addition en complément à deux ?
Réponse du professeur : Le processeur manipule des registres de taille fixe (par exemple 8 bits, 32 bits ou 64 bits). Tout bit supplémentaire produit par le calcul (comme le 9ème bit lors d'une addition sur 8 bits) dépasse physiquement la capacité de stockage du registre destinataire et se trouve éliminé. D'un point de vue mathématique, cette suppression correspond à une arithmétique modulaire modulo 2^n, ce qui préserve la justesse du résultat final.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 ou le nombre -1 ?
Réponse du professeur : Le processeur ne fait pas cette distinction de lui-même : pour l'UAL, la mémoire contient uniquement une suite de 0 et de 1. C'est le programmeur (via le type de variable choisi dans le code source : par exemple `unsigned char` pour non signé ou `signed char` pour signé) et l'instruction d'assemblage exécutée qui dictent la manière dont cette suite de bits doit être interprétée et comment les drapeaux d'état (flags) de l'UAL sont analysés.

■ Exercice & Démonstration d'Application

Énoncé : Sur un système 8 bits, réalisez la soustraction arithmétique : 35 - 18 en la convertissant en une addition utilisant le complément à deux : 35 + (-18).

Résolution pas à pas :
Étape 1 : Conversion de +35 sur 8 bits. 35 = 32 + 2 + 1 -> 00100011 en binaire. Étape 2 : Codage de -18 en Complément à 2 (C2). a) Conversion de +18 sur 8 bits : 18 = 16 + 2 -> 00010010. b) Complément à 1 (inversion des bits) : 11101101. c) Complément à 2 (ajout de +1) : 11101101 + 1 = 11101110 (soit -18 = 11101110). Étape 3 : Addition binaire de 35 et (-18). 00100011 (+35) + 11101110 (-18) ---------- (1)00010001 Étape 4 : Traitement de la retenue sortante. Le 9ème bit (1 tout à gauche) sort de la capacité du registre 8 bits et est donc rejeté. Le résultat conservé dans le registre est 00010001.

Résultat : Le résultat binaire obtenu est 00010001. Sa conversion en décimal donne 16 + 1 = +17. La soustraction théorique 35 - 18 = 17 est parfaitement validée.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage des valeurs décimales représentables par un entier signé codé sur 8 bits en complément à deux ?

R : La plage s'étend de -128 (-2^7) à +127 (+(2^7 - 1)).

Q : Quel est le résultat binaire sur 8 bits du codage de l'entier relatif -5 en complément à deux ?

R : 11111011 (Détail : +5 = 00000101 -> C1 = 11111010 -> C2 = 11111011).

Q : Quelle condition provoque une erreur de dépassement de capacité (Overflow) lors d'une addition signée ?

R : Un Overflow survient lorsque l'addition de deux nombres de même signe produit un résultat de signe opposé (par exemple l'addition de deux nombres positifs donnant un MSB à 1, ou de deux nombres négatifs donnant un MSB à 0).