Architecture de Von Neumann et Cycle d'Instruction du Processeur

Thème principal : Architecture des ordinateurs, modèle de Von Neumann et exécution des instructions

Synthèse exécutive : Ce cours pose les fondements de l'architecture moderne des ordinateurs en s'appuyant sur le modèle de Von Neumann. Il explique comment un processeur (CPU) interagit avec la mémoire centrale via les bus de données, d'adresses et de contrôle, et détaille le cycle d'exécution d'une instruction (Recherche/Fetch, Décodage/Decode, Exécution/Execute). L'objectif est de comprendre le cheminement exact de l'information au niveau matériel afin d'écrire du code optimisé en bas niveau et d'éviter les contre-sens lors du débogage.

1. Le Modèle d'Architecture de Von Neumann

L'architecture de Von Neumann, conçue dans les années 1940, régit la totalité des ordinateurs modernes. Avant cette invention, changer de programme nécessitait de re-câbler physiquement la machine. L'idée révolutionnaire consiste à stocker en mémoire centrale (RAM) à la fois les instructions du programme et les données qu'elles manipulent. Le processeur communique avec la mémoire via trois bus distincts : le bus d'adresses (unidirectionnel, qui indique la case mémoire ciblée), le bus de données (bidirectionnel, qui transporte la valeur lue ou écrite) et le bus de contrôle (transporte les signaux de commande comme READ/WRITE ou le signal d'horloge).

- Architecture de Von Neumann : Structure fondamentale où les données et les programmes partagent la même mémoire physique.
- Bus système : Triade de liaisons physiques (Bus de données, Bus d'adresses, Bus de contrôle) reliant le CPU aux périphériques et à la RAM.
- Composants du CPU : L'UAL (Unité Arithmétique et Logique) effectue les calculs, l'UC (Unité de Contrôle) orchestre les opérations.

Cas concret enseignant : *L'enseignant compare la RAM à une armoire avec des tiroirs numérotés de 0 à N. Le bus d'adresses est le bras articulé qui désactive le verrou d'un numéro de tiroir spécifique, tandis que le bus de données est la main qui dépose ou récupère une feuille à l'intérieur du tiroir.*

2. Les Registres Interne du Processeur

Pour exécuter des instructions sans être ralenti par l'accès à la mémoire RAM (beaucoup plus lente), le CPU dispose d'espaces de stockage internes extrêmement rapides appelés registres. Deux registres sont strictement vitaux au contrôle de l'exécution : le PC (Program Counter) et l'IR (Instruction Register). Le PC s'incrémente automatiquement après chaque lecture d'instruction pour pointer sur la suivante, sauf en cas de saut (instruction de branchement/JUMP). L'IR reçoit la copie de l'instruction lue en RAM afin que l'Unité de Contrôle décode son code opération (opcode) et ses opérandes.

- PC (Program Counter / Compteur d'Instruction) : Registre contenant l'adresse mémoire de la toute prochaine instruction à exécuter.
- IR (Instruction Register) : Registre contenant le code binaire de l'instruction en cours de décodage/exécution.
- Accu / Registres généraux : Emplacements ultra-rapides au cœur du CPU pour stocker les opérandes et résultats temporaires.

Cas concret enseignant : *Le professeur illustre le registre PC comme le marque-page d'un livre de recettes : une fois qu'on a lu la ligne 5, le marque-page descend automatiquement à la ligne 6, à moins qu'une instruction dise 'Allez voir à la page 42' (saut conditionnel).*

3. Le Cycle d'Instruction (Fetch - Decode - Execute)

Toute l'activité d'un ordinateur se résume à une boucle infinie cadencée par l'horloge système : le cycle Fetch-Decode-Execute. 1) FETCH : Le contenu de la mémoire à l'adresse 'PC' est transféré dans 'IR'. Le PC est ensuite incrémenté. 2) DECODE : L'Unité de Contrôle décompose l'instruction en opcode et paramètres. Elle active les circuits électroniques adéquats. 3) EXECUTE : L'UAL effectue l'opération (ex: addition, comparaison) ou effectue une écriture en mémoire. Les drapeaux d'état (Z=Zero, N=Negative, C=Carry, O=Overflow) du registre d'état (PSW/Flags) sont mis à jour.

- Phase FETCH (Recherche) : Chargement de l'instruction depuis la RAM vers le registre IR via l'adresse stockée dans le PC.
- Phase DECODE (Décodage) : Analyse du code opération par l'Unité de Contrôle pour déterminer l'action requise et extraire les opérandes.
- Phase EXECUTE (Exécution) : Réalisation de l'opération par l'UAL ou transfert de données, mise à jour des indicateurs d'état (Flags).

Cas concret enseignant : *Exemple d'une recette de cuisine : Fetch = lire la phrase dans le livre ; Decode = comprendre qu'il faut couper un oignon ; Execute = prendre le couteau et couper l'oignon.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi la mémoire vive (RAM) est-elle séparée du processeur si cela crée un goulot d'étranglement ?
Réponse du professeur : C'est un compromis coût/surface physique. Fabriquer plusieurs gigaoctets de mémoire ultra-rapide en technologie registre/SRAM directement sur le die de la puce silicium serait extrêmement coûteux et ferait chauffer excessivement le processeur. On utilise donc des niveaux de mémoire cache (L1, L2, L3) pour masquer ce goulot d'étranglement d'architecture Von Neumann.

Question étudiant : Que se passe-t-il dans le compteur de programme (PC) lors d'une boucle IF ou d'un JUMP ?
Réponse du professeur : Normalement, le PC s'incrémente de manière séquentielle (+1 ou +taille_instruction). Lors d'un saut ou d'un branchement conditionnel valide, l'Unité de Contrôle écrase directement la valeur courante du PC avec la nouvelle adresse de destination du saut.

■ Exercice & Démonstration d'Application

Énoncé : Soit une architecture simplifiée à registres 8 bits. À l'adresse mémoire 0x0100 se trouve l'instruction 'ADD R1, R2' (Opcode : 0x2A 0x01 0x02). Avant l'exécution, PC = 0x0100, R1 = 5, R2 = 3. Décrivez l'état des registres et de la mémoire après les 3 phases du cycle d'instruction.

Résolution pas à pas :
Étape 1 - Phase FETCH : - L'Unité de Contrôle envoie l'adresse 0x0100 sur le bus d'adresses. - La mémoire renvoie le code machine 0x2A 0x01 0x02 sur le bus de données. - Le registre IR reçoit la valeur 0x2A 0x01 0x02. - Le compteur de programme PC est incrémenté et passe à 0x0103. Étape 2 - Phase DECODE : - L'UC décode l'opcode 0x2A comme étant l'opération ADD. - L'UC identifie les registres sources et destinations : R1 (contenu = 5) et R2 (contenu = 3). Étape 3 - Phase EXECUTE : - L'UAL effectue l'addition arithmétique : 5 + 3 = 8. - Le résultat 8 est réécrit dans le registre R1. - Le drapeau Zero (Z) reste à 0 car le résultat n'est pas nul.

Résultat : À la fin de l'instruction : PC = 0x0103, R1 = 8, R2 = 3, IR = 0x2A 0x01 0x02. Le processeur est prêt pour l'instruction suivante.

■ Auto-Évaluation Flash d'Examen

Q : Quel composant interne du processeur contient l'adresse de la prochaine instruction à exécuter ?

R : Le compteur de programme (PC - Program Counter).

Q : Quel bus informatique a la particularité d'être strictement unidirectionnel ?

R : Le bus d'adresses (qui va du processeur vers la mémoire/périphériques).

Q : Quelles sont les trois étapes successives du cycle principal d'exécution d'un processeur ?

R : Fetch (Recherche), Decode (Décodage), Execute (Exécution).