Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Arithmétique binaire, représentation des entiers relatifs et optimisation matérielle de l'UAL

Synthèse exécutive : Ce cours traite du stockage et de la manipulation des entiers négatifs au niveau matériel. Pour éviter la conception de circuits de soustraction distincts (très coûteux en transistors, en surface de silicium et en énergie), l'Unité Arithmétique et Logique (UAL) des processeurs réutilise l'additionneur binaire en transformant toute soustraction A - B en une addition A + (-B). La convention standard du Complément à Deux (C2) permet ce codage : elle offre un algorithme direct (C2 = C1 + 1), élimine l'anomalie du double zéro (+0 et -0), exploite l'arithmétique modulaire (modulo 2^n) et permet une gestion rigoureuse de la retenue sortante (Carry) et du dépassement de capacité (Overflow).

1. Problématique matérielle : La soustraction sans circuit soustracteur

Au niveau de l'architecture physique d'un processeur, chaque porte logique consomme de la surface de silicium, de la puissance électrique et génère de la chaleur. Concevoir un circuit électronique distinct spécifiquement dédié à la soustraction binaire (un soustracteur matériel) doublerait presque la complexité de l'UAL par rapport à un simple additionneur. Pour contourner cet obstacle, les architectes matériels ramènent toute opération de soustraction A - B à une addition binaire A + (-B). La difficulté théorique consiste donc à trouver un codage binaire du nombre négatif (-B) tel qu'un additionneur binaire classique produise le résultat mathématique exact de manière complètement transparente. Les conventions historiques présentaient de sévères limitations : la méthode 'Bit de Signe + Magnitude' imposait une logique de traitement lourde et engendrait deux représentations distinctes pour zéro (+0 et -0). La méthode du 'Complément à Un (C1)' exigeait un rebouclage complexe des retenues et conservait également l'anomalie du double zéro.

- Unité Arithmétique et Logique (UAL / ALU) : Composant électronique interne du processeur dédié à l'exécution des opérations mathématiques et logiques.
- Optimisation matérielle : Économie de surface de silicium et de transistors en réutilisant le circuit d'addition binaire pour exécuter les soustractions.
- Transformation arithmétique : Conversion systématique de la soustraction A - B sous la forme d'une addition A + (-B).
- Bit de poids fort (MSB - Most Significant Bit) : Bit situé le plus à gauche d'un mot binaire, servant d'indicateur de signe (0 = positif ou nul, 1 = négatif).

Cas concret enseignant : *Analogie du compteur kilométrique mécanique à rouleaux d'une voiture ancienne (limité à 4 chiffres, variant de 0000 à 9999) : si le véhicule est à 0000 km et effectue une marche arrière de 1 km, le rouleau mécanique recule et affiche 9999. Dans la mécanique de cet engrenage cyclique, 9999 est le représentant physique direct de -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on soustrait 1, le registre bascule à 11111111, qui constitue la représentation matérielle exacte de l'entier relatif -1.*

2. Algorithme du Complément à Deux (C2) et propriétés structurelles

Pour calculer la représentation en complément à deux d'un entier négatif -X sur un registre de n bits, l'algorithme comporte trois étapes séquentielles obligatoires : 1) Écrire la valeur absolue X en binaire naturel sur n bits en complétant la partie gauche par des zéros. 2) Inverser l'intégralité des bits pour obtenir le Complément à 1 (C1). 3) Ajouter 1 au résultat obtenu pour obtenir le Complément à 2 (C2 = C1 + 1). Outre l'avantage d'utiliser les circuits d'addition standard, la convention C2 résout l'anomalie du double zéro : en calculant C2(0) sur 8 bits (00000000 -> C1 = 11111111 -> C2 = 11111111 + 1 = (1)00000000), le 9ème bit retenu sort de la capacité du registre et est rejeté par le matériel, ce qui renvoie exactement le mot 00000000. De plus, la plage de représentation sur n bits est légèrement asymétrique : sur 8 bits signés, l'intervalle s'étend de -128 à +127. La valeur -128 (10000000) ne possède pas de pendant positif (+128) représentable sur 8 bits.

• Complément à 1 (C1) : Opération d'inversion logique bit à bit de l'intégralité du mot binaire (0 devient 1, 1 devient 0).

• Complément à 2 (C2) : Algorithme définissant l'opposé d'un nombre binaire via la formule C2(X) = C1(X) + 1.

• Unicité du Zéro : Propriété clé du C2 éliminant le problème du zéro négatif (-0) et garantissant une représentation unique.

• Plage de représentation : Sur n bits en C2, l'intervalle des valeurs s'étend strictement de -2^(n-1) à +(2^(n-1) - 1).

Cas concret enseignant : *Démonstration au tableau de l'unicité du zéro sur 8 bits : C2(0) = C1(00000000) + 1 = 11111111 + 1 = (1)00000000. Le bit de débordement (le 1 tout à gauche) sort du cadre du registre de 8 bits et est ignoré par le matériel, ramenant la valeur à 00000000 sans créer d'artefact '-0'.*

3. Retenue Sortante (Carry) versus Dépassement de Capacité (Overflow)

Il est primordial de ne pas confondre le drapeau de retenue sortante (Carry flag C) et le drapeau de dépassement de capacité (Overflow flag V). Lors de la transformation d'une soustraction A - B en une addition A + (-B), l'apparition d'un bit de retenue au-delà du format de n bits (ex: un 9ème bit sur un registre 8 bits) est le comportement mathématique normal de l'arithmétique modulaire (modulo 2^n). Ce bit alimente le drapeau Carry (C=1) et doit être ignoré pour la valeur finale stockée dans le registre. En revanche, l'Overflow (V) signale une incohérence arithmétique lorsque la valeur théorique calculée est trop grande ou trop petite pour tenir dans le registre. Deux règles fondamentales s'appliquent : 1) L'addition de deux nombres de signes opposés (un positif et un négatif) ne peut JAMAIS provoquer d'overflow. 2) L'overflow survient exclusivement si l'on additionne deux nombres positifs et que l'on obtient un résultat négatif (MSB=1), ou deux nombres négatifs et que l'on obtient un résultat positif (MSB=0).

• Drapeau Carry (C / Retenue sortante) : Retenue générée au-delà du bit de poids fort (MSB). En complément à deux, lors d'une soustraction A + (-B), cette retenue est normale et ignorée.

• Drapeau Overflow (V / Débordement de capacité) : Indication d'une erreur arithmétique lorsque le résultat d'un calcul dépasse la plage représentable du registre.

• Arithmétique modulaire : Calculs effectifs réalisés modulo 2^n sur un registre de n bits.

• Règle de détection d'Overflow : Un overflow survient si et seulement si l'on additionne deux nombres de même signe et qu'on obtient un résultat de signe opposé.

Cas concret enseignant : *Exemple piège d'évaluation donné par le professeur : Additionner +70 et +60 sur 8 bits signés. Les deux opérandes sont positifs, leur somme théorique est +130. Or, la limite maximale sur 8 bits signés est +127. L'addition binaire (01000110 + 00111100) produit le mot 10000010_2, dont le MSB vaut 1 (ce qui correspond à -126 en décimal). L'UAL détecte que deux positifs ont donné un résultat négatif et lève immédiatement le drapeau Overflow (V=1).*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit de retenue retenu tout à gauche (la retenue sortante / 9ème bit) disparaît-il simplement lors du calcul d'une addition en complément à deux ?
Réponse du professeur : En arithmétique modulaire modulo 2^n sur des registres de taille fixe (n bits), ce 9ème bit dépasse la capacité physique du registre. Il est capturé par le processeur dans le drapeau Carry (C=1) mais est rejeté du registre de calcul principal. Cette élimination est mathématiquement exacte car la méthode du Complément à Deux transforme la soustraction en un calcul modulaire où l'excédent de 2^n s'annule automatiquement.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en entier non signé) ou le nombre -1 (en entier signé C2) ?
Réponse du professeur : Le matériel ne le 'sait' pas et manipule aveuglément les 0 et les 1. C'est le type de donnée déclaré dans le programme (par exemple unsigned char vs signed char en C/C++) et les instructions assembleur choisies par le compilateur qui déterminent comment interpréter le mot binaire (notamment en observant soit le drapeau Carry C pour le non signé, soit le drapeau Overflow V et le bit de signe MSB pour le signé).

■ Exercice & Démonstration d'Application

Énoncé : Sur une architecture 8 bits, effectuez la soustraction arithmétique 35 - 18 en la convertissant en une addition en Complément à Deux : 35 + (-18). Détailler les étapes de conversion, poser l'addition binaire et valider le résultat décimal final.

Démarche de résolution :
Étape 1 : Conversion de l'entier positif +35 en binaire naturel sur 8 bits. 35 = 32 + 2 + 1 = 00100011_2. Étape 2 : Codage de l'entier négatif -18 en Complément à Deux (C2). a) Représentation de +18 sur 8 bits : 18 = 16 + 2 = 00010010_2. b) Calcul du Complément à 1 (C1, inversion de tous les bits) : 11101101_2. c) Calcul du Complément à 2 (C2 = C1 + 1) : 11101101 + 1 = 11101110_2. Le mot binaire 11101110 représente l'entier -18 sur 8 bits. Étape 3 : Addition binaire des deux opérandes (+35) + (-18). 0 0 1 0 0 0 1 1 (+35) + 1 1 1 0 1 1 1 0 (-18) ---------- (1) 0 0 0 1 0 0 0 1 Étape 4 : Traitement de la retenue sortante. Le 9ème bit tout à gauche (1) dépasse la capacité du registre 8 bits. Il alimente le drapeau Carry (C=1) et est physiquement rejeté du registre de résultat.

Résultat : Le mot binaire conservé dans le registre 8 bits est 00010001_2. Sa conversion en décimal donne : 2^4 + 2^0 = 16 + 1 = +17. La soustraction théorique (35 - 18 = 17) est parfaitement validée.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage des valeurs décimales représentables par un entier signé codé sur 8 bits en complément à deux ?

R : La plage exacte s'étend de -128 à +127 (soit de -2^7 à +(2^7 - 1)).

Q : Quel est le résultat en binaire sur 8 bits du codage de l'entier relatif -5 en complément à deux ?

R : Le résultat est 11111011_2. (Détail : +5 = 00000101_2 -> C1 = 11111010_2 -> C2 = 11111011_2).

Q : Quelle condition provoque l'activation du drapeau de dépassement de capacité (Overflow / V=1) lors d'une addition binaire signée ?

R : L'overflow se produit exclusivement lors de l'addition de deux opérandes de MÊME signe dont la somme produit un résultat de signe OPPOSÉ (deux positifs donnant un résultat avec MSB=1, ou deux négatifs donnant un résultat avec MSB=0).