Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Codage des entiers relatifs, algorithme du Complément à Deux et arithmétique modulaire de l'UAL

Synthèse exécutive : Ce cours traite de la problématique matérielle et algorithmique du stockage et du calcul sur les entiers négatifs en informatique. Pour éviter la conception de circuits soustracteurs physiques distincts, très coûteux en silicium et en énergie, l'Unité Arithmétique et Logique (UAL) des processeurs utilise le Complément à Deux (C2). Cette convention transforme toute soustraction A - B en une simple addition binaire A + (-B). Elle élimine l'anomalie historique du 'double zéro' (+0 et -0) et exploite les propriétés de l'arithmétique modulaire modulo 2^n au sein des registres.

1. Problématique matérielle et optimisation de l'UAL

Au niveau physique d'un processeur, chaque porte logique consomme de la surface de silicium, de l'énergie et dégage de la chaleur. Concevoir un circuit électronique distinct spécifiquement dédié à la soustraction binaire (un soustracteur matériel) doublerait la complexité de l'UAL par rapport à un simple additionneur. Pour contourner cet obstacle, les architectes matériels ramènent toute opération de soustraction A - B à une addition A + (-B). Le défi fondamental consiste à encoder l'entier négatif (-B) sous forme d'un mot binaire de telle sorte qu'un additionneur binaire classique produise automatiquement le résultat mathématique exact sans réclamer de logique matérielle spécifique.

- Unité Arithmétique et Logique (UAL / ALU) : Composant électronique interne du processeur dédié à l'exécution des opérations mathématiques et logiques.
- Optimisation par addition binaire : Stratégie réduisant la surface de silicium et le nombre de transistors en réutilisant l'additionneur matériel pour exécuter les soustractions.
- Soustraction par addition : Équivalence arithmétique fondamentale transformant A - B en A + (-B).
- Bit de poids fort (MSB) : Bit situé le plus à gauche d'un mot binaire, servant d'indicateur de signe dans les représentations signées (0 = positif ou nul, 1 = négatif).

Cas concret enseignant : *Le professeur utilise l'analogie du compteur kilométrique mécanique à 4 chiffres (de 0000 à 9999) d'une voiture ancienne. Si le véhicule affiche 0000 km et fait une marche arrière de 1 km, le mécanisme à rouleaux recule et affiche 9999. Dans cet engrenage mécanique cyclique, 9999 est le représentant physique direct de -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on soustrait 1, le registre bascule à 11111111, qui constitue la représentation matérielle exacte de l'entier relatif -1.*

2. Algorithme du Complément à Deux et propriétés structurelles

Pour déterminer la représentation en complément à deux d'un entier négatif -X sur n bits, l'algorithme comporte impérativement trois étapes successives : 1. Convertir la valeur absolue X en binaire naturel sur n bits (en complétant par des zéros à gauche). 2. Inverser l'intégralité des bits pour obtenir le Complément à 1 (C1). 3. Ajouter 1 au résultat obtenu pour obtenir le Complément à 2 (C2 = C1 + 1). Contrairement aux représentations historiques (bit de signe et magnitude, complément à un) qui souffraient d'une double représentation du zéro (+0 = 00000000 et -0 = 10000000), la convention C2 garantit que le zéro possède une représentation strictement unique. Sur 8 bits signés, la plage des valeurs représentables s'étend de -128 à +127, présentant une légère asymétrie : la valeur -128 (10000000) ne possède pas de pendant positif (+128) représentable sur 8 bits signés.

- Complément à 1 (C1) : Opération d'inversion logique bit à bit (remplacement de tous les 0 par des 1 et inversement).
- Complément à 2 (C2) : Algorithme définissant l'opposé d'un nombre binaire via la formule C2(X) = C1(X) + 1.
- Unicité du Zéro : Propriété clé du C2 éliminant le problème du 'double zéro' (+0 et -0) des conventions historiques.

• Plage de représentation sur n bits : Intervalle des entiers représentables s'étendant strictement de -2^(n-1) à +(2^(n-1) - 1).

Cas concret enseignant : *Démonstration au tableau de l'unicité du zéro sur 8 bits : la valeur +0 s'écrit 00000000. Son Complément à 1 (inversion) donne 11111111. Lorsqu'on ajoute 1 (C2), le calcul binaire produit (1)00000000. Le 9ème bit retenu dépasse la capacité du registre 8 bits et se trouve physiquement rejeté par le matériel, ce qui renvoie le mot binaire 00000000. La valeur zéro possède ainsi une représentation strictement unique sans créer d'artefact '-0'.*

3. Retenue Sortante (Carry) versus Dépassement de Capacité (Overflow)

Il est crucial de ne pas confondre le drapeau de retenue sortante (Carry flag C) et le drapeau de dépassement de capacité (Overflow flag V). Lors de la transformation d'une soustraction A - B en une addition A + (-B), l'apparition d'un bit de retenue à la 9ème position (sur un registre 8 bits) est le comportement mathématique attendu de l'arithmétique modulaire modulo 2^n. Ce bit sort du registre et doit être ignoré pour la valeur finale stockée. En revanche, l'Overflow (V) signale une incohérence arithmétique lorsque la valeur théorique calculée est trop grande ou trop petite pour tenir dans le registre. Une addition entre un nombre positif et un nombre négatif ne peut JAMAIS provoquer d'overflow. Un overflow apparaît exclusivement dans deux situations : l'addition de deux nombres positifs donnant un résultat négatif (MSB=1), ou l'addition de deux nombres négatifs donnant un résultat positif (MSB=0).

• Drapeau Carry (C / Retenue sortante) : Retenue générée au-delà du bit de poids fort (MSB). En complément à deux, lors d'une soustraction A + (-B), cette retenue est normale et ignorée.

• Drapeau Overflow (V / Débordement de capacité) : Drapeau d'erreur de l'UAL indiquant que le résultat mathématique d'un calcul dépasse la plage représentable du registre.

• Arithmétique modulaire : Calculs effectifs réalisés modulo 2^n sur un registre de n bits.

• Règle de détection de l'Overflow : Un overflow survient si et seulement si l'on additionne deux nombres de même signe et que l'on obtient un résultat de signe opposé.

Cas concret enseignant : *Exemple piège d'évaluation donné par l'enseignant : Additionner +70 et +60 sur 8 bits signés. Les deux opérandes sont positifs, leur somme théorique est +130. Or, la limite maximale représentable sur 8 bits signés est +127. L'addition binaire donne 10000010, dont le bit de poids fort vaut 1 (ce qui correspond à -126 en décimal). L'UAL détecte l'incohérence entre les signes des opérandes et le signe du résultat, et lève immédiatement le drapeau Overflow (V=1) pour avertir le système.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit de retenue tout à gauche (la retenue sortante / 9ème bit sur un registre 8 bits) disparaît-il simplement lors du calcul d'une addition en complément à deux ?
Réponse du professeur : La retenue sortante s'explique par l'arithmétique modulaire modulo 2^n exécutée par le registre hardware de n bits. En tronquant automatiquement le 9ème bit qui dépasse du registre physique, l'addition binaire retombe exactement sur le résultat mathématique attendu modulo 2^8 = 256. Ce bit sortant alimente le bit de drapeau Carry (C) du processeur, mais il est ignoré pour la valeur finale conservée dans le registre.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en entier non signé) ou le nombre -1 (en entier signé C2) ?
Réponse du professeur : Le processeur et les registres mémoire ne font aucune différence : pour l'UAL, '11111111' n'est qu'une simple suite de 8 bits. C'est le type de donnée déclaré dans le programme (ex: unsigned char ou signed char en C/C++) et les instructions d'assemblage choisies par le compilateur qui déterminent si la suite de bits doit être traitée comme signée ou non signée.

■ Exercice & Démonstration d'Application

Énoncé : Sur une architecture 8 bits, effectuez la soustraction arithmétique 35 - 18 en la convertissant en une addition en Complément à Deux : 35 + (-18). Détailler les étapes de conversion, poser l'addition binaire et valider le résultat final.

Démarche de résolution :
Étape 1 : Conversion de l'entier positif +35 en binaire naturel sur 8 bits. 35 = 32 + 2 + 1 = 00100011_2. Étape 2 : Codage de l'entier négatif -18 en Complément à Deux (C2). a) Représentation de +18 en binaire naturel sur 8 bits : 18 = 16 + 2 = 00010010_2. b) Calcul du Complément à 1 (C1, inversion de tous les bits) : 11101101_2. c) Calcul du Complément à 2 (C2 = C1 + 1) : 11101101 + 1 = 11101110_2. Le mot binaire 11101110 représente donc la valeur -18 sur 8 bits. Étape 3 : Addition binaire de (+35) et (-18). 0 0 1 0 0 0 1 1 (+35) + 1 1 1 0 1 1 1 0 (-18) ---------- (1) 0 0 0 1 0 0 0 1 Étape 4 : Gestion de la retenue sortante. Le 9ème bit tout à gauche (1) dépasse la capacité du registre 8 bits. Il alimente le drapeau Carry (C=1) et est physiquement rejeté du registre de résultat.

Résultat : Le résultat binaire conservé dans le registre 8 bits est 00010001_2. En convertissant ce nombre en décimal : 16 + 1 = +17. La soustraction théorique (35 - 18 = 17) est parfaitement validée par l'UAL.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage exacte des valeurs décimales représentables par un entier signé codé sur 8 bits en Complément à Deux ?

R : La plage s'étend de -128 (-2^7) jusqu'à +127 (+(2^7 - 1)).

Q : Quel est le résultat binaire sur 8 bits du codage de l'entier relatif -5 en Complément à Deux ?

R : +5 s'écrit 00000101 sur 8 bits. Son Complément à 1 donne 11111010. Son Complément à 2 (C1 + 1) donne 11111011.

Q : Quelle condition exacte provoque l'activation du drapeau de dépassement de capacité (Overflow / V=1) lors d'une addition binaire signée ?

R : L'overflow survient si et seulement si l'on additionne deux opérandes de même signe (deux positifs ou deux négatifs) et que le résultat binaire présente un bit de poids fort (MSB) correspondant au signe opposé.