Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Architecture des ordinateurs et représentation des données

Synthèse exécutive : Ce cours aborde la problématique fondamentale du stockage et de la manipulation des nombres entiers négatifs au sein d'un ordinateur. Afin d'éviter la conception de circuits matériels distincts pour l'addition et la soustraction, les architectes informatiques utilisent la convention du complément à deux. Cette méthode permet de transformer toute opération de soustraction (A - B) en une simple addition (A + (-B)), optimisant ainsi l'Unité Arithmétique et Logique (UAL) du processeur.

1. Le problème de la représentation des nombres négatifs au niveau matériel

Au niveau de l'architecture physique d'un processeur, créer un circuit électronique distinct pour la soustraction (un soustracteur binaire) demande un nombre considérable de transistors supplémentaires par rapport à un simple additionneur. Afin de réduire les coûts de fabrication, la consommation électrique et la surface de la puce en silicium, les ingénieurs ont cherché à effectuer les soustractions uniquement en utilisant le circuit de l'additionneur. Pour réaliser A - B, l'ordinateur effectue en réalité l'opération A + (-B). La question centrale est donc de savoir comment coder la valeur négative (-B) sous forme de bits pour qu'une addition classique donne le bon résultat mathématique.

- Unité Arithmétique et Logique (UAL / ALU) : Composant du processeur effectuant les calculs.
- Bit de poids fort (MSB) : Le bit le plus à gauche, servant de bit de signe (0 = positif, 1 = négatif).
- Dépassement de capacité (Overflow) : Erreur lorsque le résultat dépasse le nombre de bits alloués.

Cas concret enseignant : *Le professeur prend l'exemple d'un compteur kilométrique d'une voiture ancienne bloqué sur 4 chiffres (de 0000 à 9999). Si la voiture affiche 0000 et qu'on la fait reculer de 1 kilomètre, le compteur passe à 9999. Dans cet engrenage, 9999 équivaut physiquement à -1. En binaire sur 8 bits, le principe est identique : si on part de 00000000 et qu'on enlève 1, on bascule à 11111111, ce qui représente -1.*

2. La technique du Complément à Deux (C2)

Pour calculer le codage en complément à deux d'un entier négatif sur n bits, l'algorithme se déroule en trois étapes strictes : 1) Écrire le nombre absolu en binaire sur n bits en complétant par des zéros à gauche. 2) Inverser tous les bits (calcul du complément à 1). 3) Ajouter 1 au résultat obtenu. Cette méthode élimine également l'anomalie du 'double zéro' (0 positif et 0 négatif) présente dans les méthodes plus anciennes comme le bit de signe pur.

- Complément à 1 (C1) : Inversion de tous les bits d'un nombre (0 devient 1, et 1 devient 0).
- Complément à 2 (C2) : Algorithme pour obtenir l'opposé d'un nombre binaire (C2(X) = C1(X) + 1).
- Plage de valeurs sur n bits : [-2^(n-1) ; +(2^(n-1) - 1)].

Cas concret enseignant : *Pour illustrer l'absence de double zéro, le professeur montre que si l'on tente de prendre le complément à deux de zéro (00000000) sur 8 bits : le complément à 1 donne 11111111, et si l'on ajoute 1, on obtient (1)00000000. Le 9ème bit retenu sort du registre et est ignoré par le processeur. On retombe exactement sur 00000000, ce qui prouve que le zéro possède une représentation unique.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit retenu tout à gauche (la retenue sortante) disparaît-il lors du calcul de l'addition en complément à deux ?
Réponse du professeur : Parce que le registre du processeur a une taille fixe (par exemple 8 bits). Toute retenue qui dépasse la taille maximale du registre est simplement ignorée par le matériel, ce qui fait mathématiquement partie de l'arithmétique modulo 2^n inhérente au complément à deux.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en non signé) ou le nombre -1 (en signé C2) ?
Réponse du professeur : Le processeur ne le sait pas par lui-même ! C'est le type de données manipulé dans le code (par exemple un `char` signé ou non signé en C) et les instructions machine utilisées qui déterminent comment interpréter ces bits.

■ Exercice & Démonstration d'Application

Énoncé : Sur un système 8 bits, effectuez la soustraction arithmétique : 35 - 18 en la transformant en une addition en complément à deux : 35 + (-18).

Résolution pas à pas :
Étape 1 : Conversion de +35 sur 8 bits. 35 = 32 + 2 + 1 = 00100011 en binaire. Étape 2 : Codage de -18 en Complément à 2 (C2). a) Représentation de +18 sur 8 bits : 18 = 16 + 2 = 00010010. b) Complément à 1 (inversion des bits) : 11101101. c) Complément à 2 (ajout de +1) : 11101101 + 1 = 11101110 (donc -18 = 11101110). Étape 3 : Addition binaire de 35 et (-18). 00100011 (+35) + 11101110 (-18) ---------- (1)00010001 Étape 4 : Le 9ème bit (1 tout à gauche) est rejeté car nous sommes sur 8 bits. Le résultat conservé est 00010001.

Résultat : Le résultat binaire obtenu est 00010001. En convertissant en décimal : 16 + 1 = +17. Le résultat théorique 35 - 18 = 17 est parfaitement vérifié.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage des valeurs décimales représentables par un entier signé codé sur 8 bits en complément à deux ?

R : De -128 à +127 (soit -2^(7) à +2^(7)-1).

Q : Quel est le résultat en binaire sur 8 bits du codage de l'entier -5 en complément à deux ?

R : +5 s'écrit 00000101. Complément à 1 : 11111010. Ajout de 1 : 11111011.

Q : Quelle est la cause principale d'une erreur de débordement (Overflow) lors d'une addition de deux nombres signés ?

R : Le résultat dépasse la capacité maximale du registre (la plage de valeurs autorisée sur n bits), ce qui corrompt le bit de signe.