Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Arithmétique binaire et codage des entiers relatifs en Complément à Deux (C2)

Synthèse exécutive : Ce cours aborde la problématique fondamentale du stockage et du calcul sur les entiers négatifs au niveau matériel. Pour éviter la conception de circuits de soustraction distincts et coûteux en transistors, l'architecture des puces informatiques s'appuie sur la convention du Complément à Deux (C2). Cette méthode transforme toute soustraction A - B en une addition binaire A + (-B), élimine l'anomalie du double zéro (+0 et -0) et optimise le fonctionnement de l'Unité Arithmétique et Logique (UAL).

1. Le problème matériel de la représentation des entiers négatifs

Au niveau physique d'un processeur, concevoir un circuit électronique spécifique dédié à la soustraction (un soustracteur binaire) exige un nombre considérable de transistors supplémentaires par rapport à un simple additionneur. Afin de réduire les coûts de fabrication, l'empreinte thermique et la consommation électrique du composant, les ingénieurs matériel effectuent les soustractions en réutilisant le circuit de l'additionneur binaire. Pour réaliser l'opération A - B, l'ordinateur exécute l'addition A + (-B). La question centrale consiste donc à coder la valeur négative (-B) sous forme d'une suite de bits telle qu'une addition binaire standard fournisse le résultat mathématique exact.

- Unité Arithmétique et Logique (UAL / ALU) : Composant dédié aux opérations mathématiques et logiques.
- Optimisation par addition binaire : Réutilisation du circuit additionneur pour réaliser les soustractions.
- Bit de poids fort (MSB) : Bit situé le plus à gauche, servant de bit de signe (0 = positif, 1 = négatif).

Cas concret enseignant : *L'analogie du compteur kilométrique d'une voiture ancienne bloqué sur 4 chiffres (de 0000 à 9999) : si le véhicule affiche 0000 km et effectue une marche arrière de 1 km, le compteur recule et passe à 9999. Dans la mécanique de l'engrenage, 9999 équivaut physiquement à -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on soustrait 1, le registre bascule à 11111111, ce qui représente la valeur -1.*

2. Algorithme et propriétés du Complément à Deux (C2)

Pour calculer la représentation en complément à deux d'un entier négatif sur n bits, l'algorithme suit impérativement trois étapes successives : 1. Écrire la valeur absolue du nombre en binaire sur n bits (en complétant par des 0 à gauche). 2. Inverser tous les bits (calcul du Complément à 1). 3. Ajouter 1 au résultat obtenu (calcul du Complément à 2). En plus de simplifier les circuits de calcul, cette convention élimine le problème du 'double zéro' (présence d'un +0 et d'un -0) rencontré dans les représentations plus anciennes comme le bit de signe + magnitude. Sur un format de n bits, la plage des entiers représentables s'étend de -2^(n-1) jusqu'à +(2^(n-1) - 1).

- Complément à 1 (C1) : Inversion de l'ensemble des bits (0 devient 1, 1 devient 0).
- Complément à 2 (C2) : Algorithme définissant l'opposé d'un nombre (C2(X) = C1(X) + 1).
- Unicité du zéro : Élimination du problème du zéro négatif (-0).
- Plage de valeurs sur n bits : Strictement comprise entre -2^(n-1) et +(2^(n-1) - 1).

Cas concret enseignant : *Démonstration de l'unicité du zéro sur 8 bits : La valeur 0 s'écrit 00000000. Son Complément à 1 donne 11111111. Si l'on ajoute 1, on obtient (1)00000000. Le 9ème bit (retenue sortante) dépasse la capacité du registre 8 bits et se trouve rejeté par le matériel, ce qui renvoie le résultat exact 00000000. La valeur zéro possède ainsi une représentation unique.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit retenu tout à gauche (la retenue sortante) disparaît-il lors du calcul d'une addition en complément à deux ?
Réponse du professeur : Le registre du processeur a une taille matérielle fixe (8 bits, 32 bits ou 64 bits). Le 9ème bit résultant de l'addition sort de la capacité physique du registre et se trouve rejeté par l'UAL pour le résultat numérique. Sur le plan mathématique, travailler sur un registre de n bits équivaut à réaliser des calculs modulo 2^n, ce qui absorbe naturellement cette retenue sortante.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en non signé) ou le nombre -1 (en signé C2) ?
Réponse du professeur : Le processeur ne le 'sait' pas au niveau des bits stockés, car la mémoire est agnostique. C'est le programmeur (ou le compilateur) qui donne du sens aux bits en utilisant les instructions d'assemblage appropriées. Par exemple, le processeur utilisera des instructions de comparaison signées (comme JGE/JLE) ou non signées (comme JAE/JBE) selon le type de variable manipulé dans le code source.

■ Exercice & Démonstration d'Application

Énoncé : Sur un système 8 bits, effectuez la soustraction arithmétique 35 - 18 en la transformant en une addition en complément à deux : 35 + (-18).

Résolution pas à pas :
Étape 1 : Conversion de +35 sur 8 bits. 35 = 32 + 2 + 1 = 00100011 en binaire. Étape 2 : Codage de -18 en Complément à 2 (C2). a) Représentation de +18 sur 8 bits : 18 = 16 + 2 = 00010010. b) Complément à 1 (inversion des bits) : 11101101. c) Complément à 2 (ajout de +1) : 11101101 + 1 = 11101110. Donc -18 = 11101110. Étape 3 : Addition binaire de 35 et (-18). 00100011 (+35) + 11101110 (-18) ---------- (1)00010001 Étape 4 : Traitement de la retenue sortante. Le 9ème bit (1 tout à gauche) sort du registre 8 bits et est ignoré.

Résultat : Le résultat conservé dans le registre est 00010001. Sa conversion en décimal donne 16 + 1 = +17. Le résultat théorique 35 - 18 = 17 est parfaitement validé.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage des valeurs décimales représentables par un entier signé codé sur 8 bits en complément à deux ?

R : La plage s'étend de -128 à +127 (formule : -2^(8-1) à +(2^(8-1) - 1)).

Q : Quel est le résultat binaire sur 8 bits du codage de l'entier relatif -5 en complément à deux ?

R : 11111011. (Détail : +5 = 00000101 -> C1 = 11111010 -> C2 = 11111011).

Q : Quelle condition provoque une erreur de dépassement de capacité (Overflow) lors d'une addition de deux nombres signés ?

R : Un dépassement de capacité se produit lorsque l'addition de deux nombres de même signe donne un résultat de signe opposé (par exemple sommer deux nombres positifs et obtenir un résultat négatif avec un bit MSB à 1, ou sommer deux négatifs et obtenir 0 en bit MSB).