Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Arithmétique binaire et codage des entiers relatifs au niveau matériel

Synthèse exécutive : Au niveau de l'architecture physique d'un processeur, concevoir des circuits distincts pour l'addition et la soustraction est coûteux en silicium et en énergie. La convention mathématique du Complément à Deux (C2) permet de ramener toute soustraction A - B à une addition A + (-B). Ce système résout les faiblesses des représentations historiques (comme le bit de signe et magnitude ou le complément à un), garantit une représentation unique de zéro et s'intègre nativement dans l'Unité Arithmétique et Logique (UAL) grâce aux propriétés de l'arithmétique modulaire.

Problématique matérielle : La soustraction sans soustracteur

Dans un processeur, chaque porte logique consomme de la surface de silicium et de l'énergie. Un circuit soustracteur binaire complet réclame une complexité comparable à celle d'un additionneur. Pour simplifier l'architecture matérielle, l'ingénierie des ordinateurs repose sur l'équivalence arithmétique A - B = A + (-B). L'objectif est de définir un format de représentation binaire pour (-B) tel qu'un simple additionneur matériel produise directement la valeur correcte sans nécessiter de logique de calcul distincte. Les solutions initiales (bit de signe et valeur absolue, complément à un) présentaient deux défauts majeurs : une gestion lourde du rebouclage de retenue et surtout la présence de deux représentations distinctes pour le zéro (+0 et -0), source d'erreurs logiques et de tests matériels redondants.

- Unité Arithmétique et Logique (UAL / ALU) : Module électronique du processeur chargé d'exécuter les opérations logiques et arithmétiques fondamentales.
- Économie de transistors : Réutiliser un additionneur existant pour exécuter les soustractions évite de doubler les circuits logiques dédiés.
- Arithmétique modulaire : Sur n bits, toute retenue dépassant le n-ième bit est physiquement tronquée, ce qui équivaut à un calcul modulo 2^n.

Cas concret enseignant : *Métaphore du compteur kilométrique mécanique à rouleaux (4 chiffres, de 0000 à 9999). Si le véhicule est à 0000 km et recule d'1 km, les engrenages tournent à l'envers et affichent 9999. Dans ce système borné, 9999 est le représentant mécanique direct de -1. En binaire 8 bits, 00000000 décrémenté de 1 donne 11111111, qui code mathématiquement l'entier relatif -1.*

Algorithme du Complément à Deux et propriétés structurelles

Pour déterminer la représentation d'un nombre négatif -X sur n bits en Complément à Deux, la démarche est strictement séquentielle : 1. Convertir la valeur absolue X en base 2 sur exactement n bits en remplissant la partie gauche de zéros si nécessaire. 2. Inverser l'intégralité des bits pour obtenir le Complément à Un (C1). 3. Ajouter 1 au résultat obtenu (C2 = C1 + 1). Cette méthode garantit l'unicité de zéro : l'inversion de 00000000 donne 11111111, auquel on ajoute 1 pour obtenir (1)00000000. Le neuvième bit excédentaire est rejeté hors du registre, laissant le mot 00000000 intact. En outre, la plage de représentation sur n bits est asymétrique : sur 8 bits, elle s'étend de -128 à +127. Il existe une valeur négative supplémentaire (-128, soit 10000000) dont l'opposé positif ne peut être représenté sur le même nombre de bits.

- Bit de poids fort (MSB - Most Significant Bit) : Le bit situé à l'extrême gauche. Dans la convention C2, un MSB à 0 identifie un nombre positif ou nul ; un MSB à 1 identifie un nombre strictement négatif.
- Complément à 1 (C1) : Opération d'inversion bit à bit (NOT logique), échangeant 0 et 1.
- Complément à 2 (C2) : Algorithme définissant l'opposé mathématique d'un entier binaire : C2(X) = C1(X) + 1.
- Plage de représentation : Sur n bits, l'intervalle des valeurs s'étend de -2^(n-1) à +(2^(n-1) - 1).

Cas concret enseignant : *Démonstration au tableau de l'unicité du zéro : en calculant C2(0) sur 8 bits, on fait C1(00000000) = 11111111, puis 11111111 + 1 = (1)00000000. Le 9e bit sort du cadre du registre et disparaît. On retombe sur 00000000 sans créer d'artefact '-0'.*

Gestion du débordement : Retenue sortante (Carry) versus Débordement arithmétique (Overflow)

Il ne faut jamais confondre la retenue sortante (Carry flag C) et le dépassement de capacité signé (Overflow flag V). Lorsqu'on effectue une soustraction transformée en addition A + (-B), l'apparition d'un bit de retenue au-delà du format n bits est normale et doit être ignorée : elle est la conséquence mathématique de l'addition modulo 2^n. En revanche, l'Overflow se produit exclusivement lorsque le résultat mathématique sort de l'intervalle [-2^(n-1) ; 2^(n-1) - 1]. La règle de détection est formelle : un dépassement de capacité ne peut survenir que lors de l'addition de deux opérandes de même signe (deux positifs dont la somme dépasse la limite haute et produit un bit de signe 1, ou deux négatifs dont la somme dépasse la limite basse et produit un bit de signe 0). L'addition d'un nombre positif et d'un nombre négatif ne peut mathématiquement jamais engendrer d'overflow.

- Carry (Retenue sortante) : Dépassement matériel au-delà du MSB, normal et ignoré lors d'une soustraction en complément à deux.
- Overflow (Dépassement de capacité signé) : Erreur arithmétique où le résultat d'une opération entre deux nombres de même signe produit un résultat de signe opposé.
- Drapeau V (Overflow flag) : Indicateur matériel de l'UAL signalant un résultat hors de la plage admissible.

Cas concret enseignant : *Exemple d'évaluation classique : Additionner +70 et +60 sur 8 bits signés. 70 + 60 = 130. Or la limite maximale sur 8 bits signés est +127. Le calcul binaire donne 10000010, dont le MSB est 1, signifiant un résultat négatif (-126 en décimal). Le drapeau Overflow s'active pour avertir le système de cette incohérence.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit de retenue sortante tout à gauche (le 9e bit sur un mot de 8 bits) disparaît-il simplement lors du calcul ?
Réponse du professeur : Les registres matériels ont une taille fixe et finie imposée par l'architecture (8 bits, 16 bits, 32 bits, 64 bits). Le 9e bit ne peut pas être logé dans le registre de destination ; il est transféré dans un indicateur spécialisé du processeur appelé le bit de retenue (Carry Flag du registre d'état). Mathématiquement, travailler sur un registre de n bits revient à opérer dans l'anneau Z/2^n Z (modulo 2^n). La valeur du 9e bit vaut 2^8 = 256. L'ignorer correspond exactement à soustraire 256, ce qui rétablit le résultat arithmétique correct.

Question étudiant : Comment le processeur fait-il la différence entre la suite de bits '11111111' représentant l'entier non signé 255 ou l'entier signé -1 ?
Réponse du professeur : Le processeur au niveau matériel ne fait aucune distinction : pour lui, il ne s'agit que de huit états de tension électrique. L'additionneur effectue rigoureusement la même addition binaire bit à bit dans les deux cas. La distinction est portée par le logiciel et le compilateur : selon le type de la variable choisi par le développeur (ex. 'unsigned char' ou 'int8_t' en C), le compilateur génère les instructions d'évaluation adaptées (par exemple, des instructions de saut conditionnel testant le drapeau Carry pour du non signé, ou le drapeau Overflow pour du signé).

■ Exercice & Démonstration d'Application

Énoncé : Sur une architecture 8 bits, réaliser l'opération 35 - 18 en la transformant en une addition en Complément à Deux : 35 + (-18). Détailler chaque conversion et valider le résultat final.

Résolution pas à pas :
Étape 1 : Représentation binaire de +35 sur 8 bits. 35 = 32 + 2 + 1 = 00100011_2. Étape 2 : Détermination de la représentation de -18 en Complément à Deux. a) Conversion de +18 en binaire naturel sur 8 bits : 18 = 16 + 2 = 00010010_2. b) Calcul du Complément à 1 (inversion de tous les bits) : 11101101_2. c) Calcul du Complément à 2 (ajout de 1) : 11101101 + 1 = 11101110_2. Le mot 11101110 représente donc -18. Étape 3 : Addition binaire des

deux opérandes. 0 0 1 0 0 0 1 1 (+35) + 1 1 1 0 1 1 1 0 (-18) ---------- (1) 0 0 0 1 0 0 0 1 Étape 4 : Gestion de la retenue sortante. Le 9e bit (retenue sortante 1) sort de la taille du registre 8 bits. Il est reporté dans le drapeau Carry et n'est pas retenu dans le résultat du registre.

Résultat : Le résultat conservé dans le registre 8 bits est 00010001_2. En décimal : 16 + 1 = +17. Le résultat arithmétique théorique (35 - 18 = 17) est parfaitement validé.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est l'étendue des valeurs décimales représentables par un entier signé codé sur 8 bits en Complément à Deux ?

R : De -128 à +127, soit l'intervalle [-2^(8-1) ; +(2^(8-1) - 1)].

Q : Comment code-t-on la valeur -5 en Complément à Deux sur un format 8 bits ?

R : +5 s'écrit 00000101. Le Complément à Un vaut 11111010. En ajoutant 1, on obtient 11111011.

Q : Quelle situation arithmétique engendre obligatoirement un drapeau de dépassement de capacité (Overflow) en arithmétique signée ?

R : Une addition de deux nombres de même signe dont le résultat possède un bit de signe opposé (ex. deux nombres positifs donnant un résultat négatif, ou deux nombres négatifs donnant un résultat positif).