Représentation des Entiers Signés et Arithmétique Binaire : Le Complément à Deux

Thème principal : Arithmétique Binaire et Codage des Nombres Négatifs au Niveau Matériel

Synthèse exécutive : Ce cours aborde la problématique fondamentale du stockage et de la manipulation des nombres entiers négatifs au sein d'un ordinateur. Au niveau matériel, concevoir des circuits distincts pour la soustraction est coûteux en transistors et en énergie. L'Unité Arithmétique et Logique (UAL) du processeur résout ce problème en effectuant toute soustraction A - B sous la forme d'une addition A + (-B). La technique du Complément à Deux (C2) est la convention standard qui permet ce codage : elle offre une méthode de calcul simple, élimine l'anomalie du 'double zéro' (+0 et -0) des systèmes historiques et permet une arithmétique modulaire directe au sein des registres du processeur.

1. Problématique Matérielle et Représentation des Entiers Signés

Au niveau physique d'un processeur, la création d'un circuit électronique spécifique dédié à la soustraction (un soustracteur binaire) exige un nombre considérable de transistors supplémentaires par rapport à un simple additionneur. Afin de réduire les coûts de fabrication, la consommation électrique et l'empreinte thermique du composant, les ingénieurs matériels ont conçu un système permettant d'exécuter les soustractions directement sur le circuit additionneur. Pour réaliser l'opération A - B, l'ordinateur exécute en réalité l'addition A + (-B). La question centrale consiste donc à coder la valeur négative (-B) sous forme d'une suite de bits telle qu'une addition binaire ordinaire fournisse le résultat mathématique exact. Les méthodes plus anciennes (comme le 'Bit de Signe + Magnitude' ou le 'Complément à 1') présentaient de lourds inconvénients, notamment l'existence de deux représentations distinctes pour la valeur zéro (+0 et -0) ainsi qu'un besoin de corriger manuellement les retenues.

- Unité Arithmétique et Logique (UAL / ALU) : Composant électronique exécutant les calculs.
- Optimisation matérielle : Économie de transistors en réutilisant l'additionneur binaire pour les soustractions.
- Soustraction par addition : Transformation systématique de A - B en A + (-B).
- Bit de poids fort (MSB - Most Significant Bit) : Bit le plus à gauche indiquant le signe (0 = positif, 1 = négatif).

Cas concret enseignant : *Le professeur utilise l'analogie d'un compteur kilométrique mécanique à rouleaux d'une voiture ancienne (sur 4 chiffres, variant de 0000 à 9999). Si le véhicule est à 0000 km et fait une marche arrière de 1 km, le compteur recule et affiche 9999. Dans la mécanique de cet engrenage, 9999 équivaut physiquement à -1. En binaire sur 8 bits, le principe est identique : si l'on part de 00000000 et qu'on retire 1, le registre bascule à 11111111, ce qui constitue la représentation matérielle de -1.*

2. Algorithme et Propriétés du Complément à Deux (C2)

Pour calculer la représentation en complément à deux d'un entier négatif -X sur n bits, l'algorithme suit impérativement trois étapes successives : 1. Écrire la valeur absolue X en binaire naturel sur n bits (en complétant par des 0 à gauche si nécessaire). 2. Inverser tous les bits pour obtenir le Complément à 1 (C1). 3. Ajouter 1 au résultat obtenu pour obtenir le Complément à 2 (C2). Outre la simplification des circuits de calcul, cette convention élimine définitivement le problème du 'double zéro'. Sur un format de 8 bits, la plage des entiers représentables s'étend de -128 (-2^7) jusqu'à +127 (2^7 - 1). Il existe une asymétrie : la valeur -128 (10000000) n'a pas son pendant positif sur 8 bits signés.

- Complément à 1 (C1) : Inversion logique bit à bit (remplacement des 0 par des 1 et inversement).
- Complément à 2 (C2) : Algorithme définissant l'opposé d'un nombre binaire via la formule C2(X) = C1(X) + 1.
- Unicité du Zéro : Garantie de n'avoir qu'un seul zéro binaire (00000000).
- Plage de représentation : Sur n bits, l'intervalle des valeurs s'étend de -2^(n-1) à +(2^(n-1) - 1).

Cas concret enseignant : *Démonstration au tableau de l'unicité du zéro sur 8 bits : La valeur +0 s'écrit 00000000. Son Complément à 1 donne 11111111. Si l'on ajoute 1, on obtient (1)00000000. Le 9ème bit (retenue sortante) dépasse la capacité du registre 8 bits et se trouve rejeté par le matériel, ce qui renvoie le résultat exact 00000000. La valeur zéro possède ainsi une représentation unique.*

3. Retenue Sortante (Carry) vs Dépassement de Capacité (Overflow)

Il ne faut jamais confondre la retenue sortante (Carry flag C) et le dépassement de capacité signé (Overflow flag V). Lorsqu'on effectue une soustraction A - B via l'addition A + (-B), l'apparition d'un bit de retenue tout à gauche (au-delà du format de n bits) est normale et mathématiquement attendue : elle découle du calcul modulo 2^n et doit être ignorée pour le résultat du registre. En revanche, un Overflow se produit exclusivement lorsque le résultat mathématique de l'opération sort de l'intervalle représentable [-2^(n-1) ; +(2^(n-1) - 1)]. La règle de détection est stricte : un Overflow ne peut survenir que lors de l'addition de deux opérandes de même signe (deux nombres positifs donnant un résultat négatif avec MSB=1, ou deux nombres négatifs donnant un résultat positif avec MSB=0). L'addition de deux nombres de signes opposés ne peut jamais engendrer d'overflow.

- Drapeau Carry (C) : Retenue sortante au-delà du bit de poids fort, normale et ignorée lors d'une soustraction en C2.
- Drapeau Overflow (V) : Indication d'une erreur arithmétique lorsque le résultat dépasse la plage représentable.
- Arithmétique modulaire : Calculs effectifs réalisés modulo 2^n sur un registre de n bits.

Cas concret enseignant : *Exemple piège d'examen donné par le prof : Additionner +70 et +60 en 8 bits signés. Les deux nombres sont positifs, leur somme théorique est +130. Or, la limite maximale sur 8 bits signés est +127. Le calcul binaire donne 10000010, dont le bit de poids fort est 1 (qui indique un nombre négatif, soit -126). L'UAL détecte cette incohérence de signe et lève le drapeau Overflow (V=1) pour indiquer une erreur de dépassement.*

■ Questions & Interventions des Étudiants en Classe

Question étudiant : Pourquoi le bit de retenue retenu tout à gauche (la retenue sortante) disparaît-il lors du calcul d'une addition en complément à deux ?
Réponse du professeur : Le 9ème bit (sur un registre de 8 bits) sort physiquement de la capacité mémoire du registre. L'ordinateur fonctionne en arithmétique modulaire modulo 2^n (ici modulo 256). Ce bit est capturé séparément dans le registre d'état (drapeau Carry C) et est volontairement ignoré pour le résultat final du registre, car la formule mathématique du Complément à Deux élimine cette valeur 2^n excédentaire.

Question étudiant : Comment le processeur sait-il si la suite de bits '11111111' représente le nombre +255 (en non signé) ou le nombre -1 (en signé C2) ?
Réponse du professeur : Le processeur ne le sait pas intrinsèquement : en mémoire, un octet n'est qu'une suite de 8 bits neutres. C'est le type de donnée défini par le programmeur en langage de programmation (ex: 'unsigned char' vs 'signed char') et les instructions d'assemblage choisies par le compilateur qui déterminent comment interpréter ces bits.

■ Exercice & Démonstration d'Application

Énoncé : Sur un système 8 bits, effectuez la soustraction arithmétique : 35 - 18 en la transformant en une addition en complément à deux : 35 + (-18). Détaillez l'ensemble des étapes de conversion et du calcul binaire.

Résolution pas à pas :
Étape 1 : Conversion de +35 en binaire naturel sur 8 bits. 35 = 32 + 2 + 1 = 00100011_2. Étape 2 : Codage de -18 en Complément à Deux (C2). a) Représentation de +18 sur 8 bits : 18 = 16 + 2 = 00010010_2. b) Complément à 1 (inversion de tous les bits) : 11101101_2. c) Complément à 2 (ajout de +1) : 11101101 + 1 = 11101110_2. La valeur négative -18 est donc représentée par le mot binaire 11101110. Étape 3 : Addition binaire des deux mots (35 + (-18)). 0 0 1 0 0 0 1 1 (+35) + 1 1 1 0 1 1 1 0 (-18) ---------- (1) 0 0 0 1 0 0 0 1 Étape 4 : Traitement de la retenue sortante. Le 9ème bit tout à gauche (1) sort du registre 8 bits. Il est placé dans le drapeau Carry (C=1) et rejeté du résultat final stocké.

Résultat : Le résultat conservé dans le registre 8 bits est 00010001_2. Sa conversion en décimal donne 16 + 1 = +17. La soustraction théorique (35 - 18 = 17) est parfaitement validée.

■ Auto-Évaluation Flash d'Examen

Q : Quelle est la plage des valeurs décimales représentables par un entier signé codé sur 8 bits en complément à deux ?

R : La plage exacte va de -128 à +127 (formule : [-2^(n-1) ; +(2^(n-1) - 1)] pour n=8).

Q : Quel est le résultat binaire sur 8 bits du codage de l'entier relatif -5 en complément à deux ?

R : 11111011_2 (Détail : +5 = 00000101_2 -> C1 = 11111010_2 -> C2 = 11111011_2).

Q : Quelle condition exacte provoque une erreur de dépassement de capacité (Overflow) lors d'une addition de deux nombres signés ?

R : Un Overflow survient lors de l'addition de deux nombres de même signe si le résultat a un signe opposé (par exemple deux positifs dont la somme produit un bit de poids fort MSB=1). Cela signifie que le résultat dépasse la capacité représentable sur le format donné.