## PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERU FACULTAD DE ESTUDIOS GENERALES CIENCIAS



Solución a las experiencias del Laboratorio 6

## EXPERIENCIA 1 DEL LABORATORIO 6

**ALUMNO:** 

MATEO GUERRERO ISUIZA

**CÓDIGO:** 

20191867

**HORARIO:** 

0441

**PROFESOR:** 

Flores Espinoza Donato Andrés

2020-2

Lima, Octubre, 2020

## 1. EXPERIENCIA 1

i. Realizar los circuitos: ¬ counter\_mod\_seg (archivo counter\_mod\_seg.vhd), que es el contador módulo 60. (1 punto) y el counter\_mod\_min (archivo counter mod min.vhd), que es el contador módulo 24. (3 puntos)

 Realizar el package my\_components (my\_components.vhd), el cual debe contener las definiciones de los circuitos de inciso anterior junto con las del circuito divisor freq. (1 punto)

iii. Realizar la descripción del circuito reloj (archivo reloj.vhd). (6 puntos)

```
Library ieee ;
Use ieee.std_logic_1164.all ;
Use work.my_components.all ;
 □ Entity reloj is
□ Port(clk, reset_n, ini_pausa, borrar: in std_logic;
max_value: out std_logic;
segundos_decenas: out std_logic_vector (1 to 7);
segundos_unidades: out std_logic_vector (1 to 7);
minutos_decenas: out std_logic_vector (1 to 7);
minutos_unidades: out std_logic_vector (1 to 7);
End reloj;
Entretoj;


□ Architecture logica of reloj is

signal en_seg: std_logic;
signal en_min: std_logic;
signal clk_en: std_logic;
signal ql: std_logic;
signal ql: std_logic,
signal ql: std_logic_vector (3 DOWNTO 0);
signal max_seg: std_logic;
signal max_seg: std_logic;
signal max_seg: std_logic;
signal max_min: std_logic;
signal pl: std_logic_vector (3 DOWNTO 0);


BBegin

contadorseg: counter_mod_seg PORT MAP (clk,g_reset_n,en_se contadormin: counter_mod_min PORT MAP (clk,g_reset_n,en_mi divisorfre: divisor_freq PORT MAP (g_reset_n,clk,clk_e)
                                                                                                                                                                                                                                                                                                                                                                     EBRAS
  |-- señales internas --
⊡Process (clk_en, ini_pausa, en_seq, max_seq, borrar, reset_n)
     Degin
  g_reset_n <= (not(borrar) or ini_pausa) and reset_n;
  en_seg <= clk_en and ini_pausa;
  en_min <= en_seg and max_seg;
End Process;</pre>
  -- salidad --
Process (max_seg, max_min, q1)
begin
                 OCESS (max_seg, max_min, qr)
gin
max_value <= max_min and max_seg;
case (q1) is
when "0000" => segundos_unidades<="1111110"; --abcde
when "0010" => segundos_unidades<="10110010";
when "0010" => segundos_unidades<="1101101";
when "0100" => segundos_unidades<="1111001";
when "0100" => segundos_unidades<="1011011";
when "0101" => segundos_unidades<="1011011";
when "0110" => segundos_unidades<="1011011";
when "0111" => segundos_unidades<="1111111";
when "1010" => segundos_unidades<="1111111";
when "1001" => segundos_unidades<="1111111";
when "1001" => segundos_unidades<="1111111";
when "0THERS => segundos_unidades<="1111011";
when OTHERS => segundos_unidades<="111011";
end case;
                                    when OTHERS => segundos_unidades<="-----";
end case;
case (q2) is
when "0000" => segundos_decenas<="1111110";
when "0001" => segundos_decenas<="1011000";
when "0010" => segundos_decenas<="1101101";
when "0101" => segundos_decenas<="1101010";
when "0100" => segundos_decenas<="1101010";
when OTHERS => segundos_decenas<="0110011";
end case;
                                                                                           di.
                                         case (p1) is
when "0000" => minutos_unidades<="1111110"; --abcdefi
when "0001" => minutos_unidades<="0110000";
when "0010" => minutos_unidades<="1101101";
when "0011" => minutos_unidades<="1101101";
when "0100" => minutos_unidades<="0110011";
when "0110" => minutos_unidades<="1011011";
when "0110" => minutos_unidades<="1011011";
when "0111" => minutos_unidades<="1011011";
when "0101" => minutos_unidades<="1111011";
when "1000" => minutos_unidades<="1111011";
when "1001" => minutos_unidades<="1111011";
when OTHERS => minutos_unidades<="1111011";
when OTHERS => minutos_unidades<="------";
end case;
                                            end case;
case (p2) is
when "0000" => minutos_decenas<="1111110";
when "0010" => minutos_decenas<="1111100";
when "0010" => minutos_decenas<="1101000";
when OTHERS => minutos_decenas<="1101101";
end case;
ocess:
```

iv. Aclaración: Antes de compilar (realizar la síntesis) entre en: Project -> add/remove files in Project. Asegúrese de que el orden de los archivos sea: counter\_mod\_seg.vhd (parte superior), counter\_mod\_min.vhd, divisor\_freq.vhd y reloj.vhd (parte inferior), (cualquier cosa emplee los botones de Up o Down).



v. Interpretar el diseño del circuito reloj por medio de RTL Viewer. (1 punto)



vi. Realizar la simulación del circuito reloj, muestre los valores de las señales internas del circuito1 y luego automatice por medio del start.do. (4 puntos)

