PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERU FACULTAD DE ESTUDIOS GENERALES CIENCIAS



Respuestas de la experiencia 1 del Laboratorio

LABORATIO N°3

ALUMNO:

MATEO GUERRERO ISUIZA

CÓDIGO:

20191867

HORARIO:

0441


PROFESOR:

Flores Espinoza, Donato


2020-2

Lima, Septiembre, 2020


Realizar la descripción del circuito fulladder en VHDL. (0.5 puntos)




Crear un paquete my_subcircuits que contenga al componente fulladder. (0.5 puntos)




3. Crear el circuito adder. (2.5 puntos)




adder. (0.5 puntos)




5. Realizar la descripción del circuito addsub. (2.5 puntos)



6. Interpretar el diseño del circuito addsub a nivel RTL2 . (0.5 puntos)



7. Realizar la simulación del circuito addsub3. (6.0 puntos)



8. Asigna pines para en un futuro implementar el diseño en el dispositivo4 . (2.0 puntos)

