

Latches y Flip-Flops

ICCD332 — Arquitectura de Computadores

Echeverría Steven, Jami Mateo, Pérez Martín y Zúñiga Sebastián

2026-06-11

Outline

1 Introducción

2 Latches

3 Flip-Flop D

4 Descripción del CI

BMCOL

5 Tabla de Función

BMCOL

6 Conclusiones

7 Referencias

- **Integrantes:**

- Echeverría Steven
- Jami Mateo
- Pérez Martín
- Zúñiga Sebastián

- **Fecha:** 2026-06-11

- **Curso:** ICCD332 —
Arquitectura de Computadores

- **Video de referencia:** Circuitos
Secuenciales

- **Bibliografía de apoyo:**

- [1] en página 438 del PDF
- [2] en página 758 del PDF

¿Por qué son importantes los circuitos de memoria?

- [Punto 1: ¿qué diferencia a un circuito combinacional de uno secuencial? Incluya la ecuación $Q(t+1) = f(\text{entradas}, Q(t))$]
- [Punto 2: Para el funcionamiento de un computador con arquitectura de Von Neumann, ¿se requiere de lógica secuencial? Explique su respuesta.]

Latch SR con Puertas NOR

- Este circuito secuencial se construye cruzando dos compuertas lógicas NOR, de manera que las salidas de cada compuerta se conecta a una de las entradas de la otra.
- Posee dos entradas S (set) y R (reset) que se activan u operan con 1 lógico.
- A su vez, tiene dos salidas Q (la principal) y Q' (su inverso) las cuales son complementarias, es decir, si una tiene 1 lógico, la otra tendrá 0, y viceversa.
- Estado SET:
 $S = 1, R = 0 \Rightarrow Q = [?]$ (Activa la salida)

S	R	Q	$\overline{Q}$	Estado
0	0	$Q(t)$	$\overline{Q}$	Sin cambios
0	1	0	1	Reset
1	0	1	0	Set
1	1	0	0	Prohibido

Latch SR con Puertas NAND

- Este circuito secuencial sustituye las compuertas lógicas NOR por las NAND, pero mantiene la retroalimentación cruzada (salida de una conectada a la otra).
- La diferencia principal con respecto al anterior es que se trabaja en bajo, es decir, S y R se activan con 0 lógico.
- Entradas activas en bajo: $\bar{S}$ y $\bar{R}$
- Estado **PROHIBIDO**:
 $\bar{S} = [?]$, $\bar{R} = [?]$. Fuerza a que ambas salidas sean 1 al mismo tiempo, lo que rompe la lógica de ser complementarios.

$\bar{S}$	$\bar{R}$	Q	$\bar{Q}$	Estado
0	0	1	1	Prohibido
0	1	1	0	Set
1	0	0	1	Reset
1	1	$Q(t)$	$\bar{Q}$	Sin cambios

Latch SR con Habilitación

La señal de habilitación enable (EN) indica cuándo las entradas S y R modifican la salida Q, de modo que no exista cambio alguno en Q si enable permanece inactiva. Es decir, si $EN = 0$, no hay cambios en el circuito aun cuando las señales entrantes se alteren.

Por el contrario, cuando $EN = 1$, el latch SR funciona normalmente dado que el circuito se encuentra habilitado.

- Se agrega una señal de control:
Enable (EN)
- $EN = 0$: entradas bloqueadas $\rightarrow$
 $Q(t+1) = Q(t)$
- $EN = 1$: funciona como Latch SR normal

EN	S	R	$Q(t+1)$	Estado
0	X	X	$Q(t)$	Sin cam
1	0	0	$Q(t)$	Sin cam
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	1	Prohibic

Latch D con Habilitación

El latch D es un circuito secuencial que, a diferencia del SR, posee una entrada para las señales, llamada D, y otra para la habilitación, cuyo nombre es enable (EN). Además, este latch emplea las siguientes combinaciones de compuertas lógicas:

- NAND si las entradas están conectadas a compuertas NAND
- AND si las entradas están conectadas a compuertas NOR

Adicionalmente, la entrada D se conecta a una compuerta NOT, que a su vez está conectada a una de las compuertas NAND o AND. Debido a esto, el comportamiento de este latch es similar a

tener una entrada S y otra R' lo cual

EN D $Q(t+1)$ Estado

Flip-Flop D: Disparo por Flanco

- **Latch D:** activo mientras $EN = 1$
- **FF D:** activo solo en el flanco de subida $\uparrow$ de CLK
- Ventaja: evita race conditions porque la ventana de captura es infinitamente corta.
- Ecuación:

$$Q(t+1) = D \quad (\text{en el flanco de CLK})$$

D	$Q(t+1)$	Estado
0	0	reset
1	1	set

El Circuito Integrado 74LS74

- Contiene [2] Flip-Flops D en un encapsulado DIP-14, los cuales pueden ser usados individualmente. Este circuito por sí solo puede almacena dos bits, uno por cada flip-flop.
- Pines de cada FF:
 - D: [Es la entrada a cada flip-flop que representa el dato principal a almacenar.]
 - CLK: disparo por [flanco $\uparrow$ (de subida).]
 - PRE: [activo en bajo, si CLR está en alto: ignora la entrada D y se tiene como salida Q un 1 lógico.]
 - CLR: [activo en bajo, si PRE está en alto: ignora la entrada D y la salida Q queda en bajo.]
 - Q y $\overline{Q}$: [son las salidas del flip-flop que reflejan el bit almacenado y su complemento.]
 - PRE y CLR son [asíncronos]: actúan [sin] el reloj
- Es un circuito de la familia lógica TTL, contiene 14 pines, donde uno corresponde al VCC que se debe conectar a la alimentación de +5V.
- La corriente máxima que se puede extraer de un pin de salida es de tan solo 0,4 mA cuando el pin está en alto o de 8 mA cuando está en bajo.

PRE	CLR	CLK	D	Q	$\overline{Q}$
0	1	X	X	[1]	[0]
1	0	X	X	[0]	[1]
0	0	X	X	[1]	[1]
1	1	$\uparrow$	0	[0]	[1]
1	1	$\uparrow$	1	[1]	[0]

Lo que aprendimos y hacia dónde seguir I

Progresión estudiada:

SR (NOR/NAND) $\longrightarrow$ SR + Habilitación $\longrightarrow$ Latch D $\longrightarrow$ Flip-Flop
D $\longrightarrow$ 74LS74

Conclusión del grupo:

- Primero se estudió el Latch SR, el cual permite almacenar un bit de información sin depender de una señal de reloj, por lo que se considera un circuito asíncrono. Posteriormente, se añadió una entrada EN (Enable) que permite habilitar o bloquear la modificación del valor lógico almacenado.

Lo que aprendimos y hacia dónde seguir II

Más adelante, las entradas S y R se reemplazan por una única entrada D (Data) mediante una configuración lógica que evita los estados no válidos del latch SR, obteniéndose así un Latch D con habilitación.

Finalmente, se introduce una señal de reloj CLK, dando lugar al Flip-Flop D (FF D). Este corresponde a un circuito secuencial síncrono, ya que actualiza su salida únicamente cuando ocurre un flanco específico de la señal de reloj (comúnmente el flanco de subida). En ese instante, el valor presente en la entrada D es transferido y almacenado en la salida.

- [1] William Stallings. *Computer organization and architecture: designing for performance*. Pearson Education India, 2022.
- [2] William Stallings, Antonio Cañas Vargas y Alberto Prieto Espinosa. *Organización y arquitectura de computadores*. Pearson Educación, 2006.