

OTA cascode plegado

Dimensionamiento, estabilidad y simulaciones en GF180MCU


Mateo de la Cuadra
Vicente Florez
Alonso Rivera

Junio 2026

Diseño

Diseño

Flujo general seguido



Dimensionamiento del OTA

Se partió de las especificaciones y del nivel de inversión del par de entrada. Luego se fijaron las corrientes según los compromisos de transconductancia, ancho de banda y potencia, y se dimensionó el cascodo plegado buscando ganancia sin perder excursión de salida.

Integración y cierre del diseño

Las corrientes se distribuyeron mediante la rama maestra y los espejos. Después se incorporaron el CMFB y la red de realimentación, y se verificó el sistema mediante análisis DC, AC, estabilidad, transiente y ruido. Los resultados SPICE guiaron las iteraciones hasta el circuito final.

Los esquemáticos de la sección siguiente contienen los valores finales de diseño.

Punto 1

Punto 1

Esquemático del circuito con anotaciones DC

INPUT DIFFERENTIAL PAIR


- gm/Id pair: 23.8


- gm/Id tail: 8

- Param 'Mtail' determines de ratio of current from master current mirror.

.param Wpair=12.63u Lpair=0.28u

.param Wtail=2.64u Ltail=4.48u Mtail=4








Phase generator


PUNTO 1 · 4/6





CURRENT MIRROR FOR CASCODE BRANCH

- A,B,C,D node current sources from M18,M19,M17,30
- Params 'M1','M2','M3' to adjust current ratios of current mirror.
- M25,M26,M27,M28 current mirror for PMOS transistors in cascode branch.
- M25,M26 copies current with 1:3 ratio to fold transistors M5,M9 ($1\mu\text{A} \rightarrow 3\mu\text{A}$).
- M26,M28 copies current with 1:2 ratio to PMOS cascode transistor M6,M10 ($1\mu\text{A} \rightarrow 2\mu\text{A}$).
- M21,M22,M23,M24 current mirror for NMOS transistors in cascode branch
- M21,M22,M23,M24 copies current with 1:2 ratio to sink and NMOS cascode transistors M7,M8,M11,M12 ($1\mu\text{A} \rightarrow 2\mu\text{A}$).
- param M1=3 M2=2 M3=2.



Punto 2

Punto 2

Tabla de especificaciones

Cumplimiento de especificaciones

PUNTO 2

Especificación	Requerido por el proyecto	Predicción (cálculos a mano)	Simulación (SPICE)	Cumplimiento
Ganancia de voltaje de lazo abierto	≥ 60 dB	62.88 dB	66.08 dB	Cumple
Ancho de banda	Sin mínimo requerido	24.58 MHz	11.67 MHz	Ref.
Producto ganancia-ancho de banda	GBW ≥ 20 MHz	38 MHz	23.5 MHz	Cumple
Potencia DC	Minimizar	51.52 μ W	55.67 μ W	Reportado
Excursión de voltaje	2 V con ganancia DC ≥ 0.5 kV/V	2.93 V	2.51 V	Cumple
CMRR en DC	≥ 60 dB	41.54 dB (estimación incompleta)	304.08 dB ($A_{v,CM} = -238$ dB)	Cumple
PSRR en DC	≥ 60 dB	344.14 dB	268.08 dB ($A_{v,VDD} = -202$ dB)	Cumple
SNR en lazo cerrado (OL como referencia)	≥ 60 dB en operación CL	44.94 dB (modelo OL)	75.36 dB CL; 29.22 dB OL	Cumple
Margen de fase	$> 60^\circ$ para $\beta = 1$	64.44° (buffer)	74.35° (buffer)	Cumple
Frecuencia de crossover	Referencia de estabilidad	27.2 MHz (buffer)	20.98 MHz (buffer)	Ref.
Tiempo de subida y caída 10%-90%	≤ 50 ns con escalón diferencial de 1 V y $\beta = 0.7$	N/A	$t_r = 30.48$ ns, $t_f = 34.7$ ns	Cumple
Capacitancia total del amplificador	< 10 pF	N/A	CMFB 22 fF + realim. 111 fF = 133 fF	Cumple
Resistencia total	< 100 k Ω	N/A	51.66 k Ω	Cumple
Razón de espejos de corriente	≤ 10	N/A	3, 2 y 2	Cumple

La fila de tiempo usa la simulación con CMFB ideal y CMFB real conectado como carga capacitiva. Para la SNR: $v_{n,rms} = 302.762$ μ V en CL y 61.3966 mV en OL, integrados entre 1 kHz y 100 MHz.

Punto 3

Punto 3

Análisis AC en lazo abierto

Respuesta AC: lazo abierto

PUNTO 3

Análisis AC en lazo abierto



Respuesta AC diferencial del OTA.

Cálculo de la ganancia

$$A_{v0} = g_{m1} \cdot (g_{m2}r_{o2}(r_{o1} \parallel r_{o3}) \parallel g_{m4}r_{o4}r_{o5})$$

Polo dominante y GBW

$$\begin{aligned}\tau &= R_o C_{eq} \\ f_p &= \frac{1}{2\pi\tau} \\ \text{GBW} &\approx A_{v0} f_p\end{aligned}$$

Métrica	Teórico	SPICE
A_{v0}	62.88 dB	66.08 dB
f_p	27.28 kHz	11.67 kHz
GBW	38 MHz	23.5 MHz

Sobredimensionamiento del par diferencial

El par de entrada se sobredimensionó para asegurar margen de g_m y GBW. Esto desplaza el punto real respecto del modelo de hoja y aumenta las capacitancias asociadas al par.

Capacitancias parásitas de salida

El cálculo manual usa $\tau = R_o C_{eq}$ con una capacitancia simplificada. En SPICE aparecen C_{db} , C_{gd} y capacitancias de interconexión en el nodo de salida, que es de alta impedancia.

Lectura del resultado


La ganancia simulada queda 3.2 dB por sobre la estimación. El GBW simulado queda sobre 20 MHz, pero cae respecto del cálculo porque el polo dominante se mueve de 27.28 kHz a 11.67 kHz al incluir las parásitas del circuito real.

Punto 4

Punto 4

T(s) y estabilidad con $\beta = 0.7$

T(s) con beta=0.7



No fue necesario agregar compensación.

Ecuaciones de estabilidad

$$T(s) = \beta A(s)$$

$$f_c : |T(j2\pi f_c)| = 1$$

$$PM = 180^\circ + \angle T(j2\pi f_c)$$

$$GM = \frac{1}{|T(j2\pi f_{180})|}$$

Resultado de diseño

La estabilidad se logra con el OTA tal como fue dimensionado. La carga capacitiva y los polos internos entregan margen suficiente para el lazo evaluado, por lo que no se incorporó red de compensación adicional.

Punto 5


Punto 5

Transiente con escalón diferencial


Escalón diferencial: respuesta completa

PUNTO 5

Transiente con escalón diferencial



Zoom de la transición




Simulación del OTA realimentado con $\beta = 0.7$ y escalón diferencial de entrada.

Escalón diferencial con CMFB ideal

PUNTO 5

CMFB ideal con CMFB real como carga capacitiva



30.48 ns

tiempo de subida 10%-90%

34.7 ns

tiempo de bajada 10%-90%

Comparación con especificación


Ambos tiempos quedan bajo el límite de **50 ns** para escalón diferencial de 1 V y $\beta = 0.7$.

Punto 6


Punto 6

Transiente sinusoidal y excursión máxima

Transiente con senoide diferencial




Zoom de la senoide



Esta simulación se usa para determinar la excursión máxima antes de distorsión o recorte visible en la salida.

Sinusoide diferencial con CMFB ideal



CMFB real conectado como carga capacitiva.

Uso del resultado

Esta corrida separa el efecto dinámico del CMFB real de la carga capacitiva que introduce sobre el OTA. Sirve como referencia para estimar la excursión máxima de salida sin que el lazo de modo común limite la comparación.

Punto 7

Punto 7

Consideraciones de diseño

sin red

compensación adicional

$$\beta = 0.7$$

realimentación capacitiva

3 · 2 · 2

factores de espejos

Red de realimentación

$$\beta = \frac{C_f}{C_f + C_s + C_{in}}$$

Parámetro	Valor
C_f	91 fF
C_s	20 fF
C_{in} considerado	$\approx 1.64 \times 10^{-14}$ F (16.44 fF)
β objetivo	0.7

Compensación

No se utilizó compensación adicional. La estabilidad se obtuvo con la topología, la carga y la red de realimentación dimensionada.

Generación de polarización


Se usaron baterías mágicas para cerrar los voltajes de bias. Las ramas copian la corriente de la **master current branch** con factor 2, y los espejos internos usan factores 3, 2 y 2.

Punto 8

Punto 8

Otros resultados importantes

Ruido en lazo abierto (OL)




Integración de ruido desde 1 kHz hasta 100 MHz.

Resultado OL

$$v_{n,\text{rms}} = 61.3966 \text{ mV} \rightarrow \text{SNR} = 29.22 \text{ dB.}$$

Ruido en lazo cerrado (CL)




Condición de operación usada para verificar la especificación.

Resultado CL

$$v_{n,\text{rms}} = 302.762 \text{ } \mu\text{V} \rightarrow \text{SNR} = 75.36 \text{ dB } \checkmark.$$

Circuito CMFB



Topología Choksi-Carley

Se aprovechó la topología de Choksi y Carley para implementar el CMFB con capacitores conmutados sin variar la capacitancia vista por la salida durante el cambio de fase.

Capacitancia constante

Al conmutar se selecciona el C_1 a utilizar, mientras C_2 permanece activo en todo momento. Así, la salida percibe una carga constante:

$$C_{\text{out,CMFB}} = C_1 + C_2 = 22 \text{ fF}$$

Referencia: O. Choksi y L. R. Carley, "Analysis of Switched-Capacitor Common-Mode Feedback Circuit," *IEEE Transactions on Circuits and Systems II*, vol. 50, no. 12, pp. 906–917, dic. 2003. DOI: 10.1109/TCSII.2003.820253.

Anexo

Anexo

Cálculo teórico y obtención de métricas en SPICE

Cálculo teórico

$$P = V_{DD}(I_{OTA} + I_{espejos} + f_{ck,CMFB}(C_{CMFB} + C_L))$$

Se suman las corrientes estáticas del OTA y los espejos, junto con el término dinámico debido a la conmutación del CMFB.

51.52 μW

predicción teórica

Resultado de simulación

La potencia total suma el consumo analógico y el de la parte digital que genera el clock:

$$P_{\text{analog}} = |\text{avg}(v_{DD}I_{DD})|$$

$$P_{\text{clk}} = |\text{avg}(v_{\text{clk}}I_{\text{clk}})|$$

$$P_{\text{DC,SPICE}} = P_{\text{analog}} + P_{\text{clk}}$$

Los valores se toman con el signo ajustado según la convención de las fuentes de LTspice.

55.67 μW

resultado SPICE

Cálculo teórico

$$V_{o,min} = V_{ov,M9} + V_{ov,M7}$$


$$V_{o,max} = V_{DD} - (\text{abs}(V_{ov,M5}) + \text{abs}(V_{ov,M3}))$$

$$V_{swing} = V_{o,max} - V_{o,min}$$

2.93 V

predicción teórica

Resultado de simulación



La zona con ganancia diferencial ≥ 0.5 kV/V entrega una excursión de **2.51 V**.

2.51 V

resultado SPICE

Cálculo teórico

$$A_{cm} = \frac{R_o}{2r_{tail}}$$

$$CMRR = 20 \log_{10}(A_{v,teorico}) - 20 \log_{10}(A_{cm})$$


Limitación del modelo

Este cálculo no considera correctamente el largo del transistor de cola. Como se usó un largo elevado para aumentar r_{tail} , la estimación teórica queda penalizada.

41.54 dB

predicción teórica

Resultado de simulación



$$A_{v,diff} = 66.08 \text{ dB y } A_{v,CM} = -238 \text{ dB.}$$

$$CMRR_{SPICE} = A_{v,diff} - A_{v,CM} = 304.08 \text{ dB.}$$

304.08 dB

CMRR simulado

Cálculo teórico

$$R_{cas} = g_{m4} \cdot r_{o4} \cdot r_{o5}$$


$$A_{vdd} = (1/r_{o3}) * \text{par}(R_{cas}, \text{par}(R_{cas}, r_{o2}) * \text{par}(r_{o1}, r_{o2}) * g_{m2}) ** -1$$

$$PSRR = 20 \log_{10}(A_{v, \text{teórico}}) - 20 \log_{10}(A_{vdd})$$

344.14 dB

predicción teórica

Resultado de simulación



$$A_{v, \text{diff}} = 66.08 \text{ dB y } A_{v, VDD} = -202 \text{ dB.}$$

$$PSRR_{SPICE} = A_{v, \text{diff}} - A_{v, VDD} = 268.08 \text{ dB.}$$

268.08 dB

PSRR simulado

Cálculo teórico

$$C_{in} = C_{gs,pair} + \left(1 + \frac{g_{m,pair}}{g_{m,p}}\right) C_{gd,pair}$$

$$C_{L,eff} = C_L + C_{CMFB} + C_{par,out} + C_{in} = 149.07 \text{ fF}$$

$$\omega_c = \frac{g_{m,pair}}{C_{L,eff}}, f_c = \frac{\omega_c}{2\pi} = 27.22 \text{ MHz}$$

Polo	Frecuencia
Dominante, salida	18.23 kHz
Nodo intermedio x	69.31 MHz
Nodo intermedio z	374.36 MHz

$$PM = 180^\circ - \left(\text{atan}\left(\frac{\omega_c}{\omega_{p1}}\right) + \text{atan}\left(\frac{\omega_c}{\omega_{px}}\right) + \text{atan}\left(\frac{\omega_c}{\omega_{pz}}\right) \right)$$

$$PM = 64.44^\circ$$

27.22 MHz

frecuencia de crossover teórica

64.44°

margen de fase teórico

Cálculo teórico

$$i_{n,in} = \left(4kT \frac{\gamma}{g_{m1}}\right) \left(1 + \frac{g_{m3}}{g_{m1}} + \frac{g_{m5}}{g_{m1}}\right)$$

$$B_n = \frac{1}{2\pi} \int_0^\infty \frac{1}{1 + \left(\frac{\omega}{\omega_p}\right)^2} d\omega = \left(\frac{\pi}{2}\right) f_p$$

$$v_{n,out,rms} = \sqrt{i_{n,in} A_{v,theorico}^2 B_n}$$

$$SNR = 20 \log_{10} \left(\frac{\frac{V_{swing}}{\sqrt{2}}}{v_{n,out,rms}} \right)$$

44.94 dB

predicción teórica OL

Resultados de simulación

Con $V_{signal,rms} = \frac{2.51}{\sqrt{2}} = 1.775$ V:

Condición	$v_{noise,rms}$	SNR
OL	61.3966 mV	29.22 dB
CL	302.762 μ V	75.36 dB

$$SNR = 20 \log_{10} \left(\frac{V_{signal,rms}}{v_{noise,rms}} \right)$$

El requisito corresponde a la operación en lazo cerrado.

75.36 dB

SNR simulada en CL