

# Filtro de interpolación lineal

Arquitectura, configuración circuital y simulación transiente · GF180MCU

---

Mateo de la Cuadra  
Vicente Florez  
Alonso Rivera  
Junio 2026

Entrada **4 bits**

Interpolación  **$L = 4$**

Salida **6 bits**

# Implementación del filtro propuesta

PUNTO 1

## Cuatro fases entre muestras

$$\varphi_0 \quad \frac{3x_{\text{old}} + x_{\text{new}}}{4} \quad 25 \%$$

$$\varphi_1 \quad \frac{x_{\text{old}} + x_{\text{new}}}{2} \quad 50 \%$$

$$\varphi_2 \quad \frac{x_{\text{old}} + 3x_{\text{new}}}{4} \quad 75 \%$$

$$\varphi_3 \quad x_{\text{new}} \quad 100 \%$$

## Formato numérico Q4.2

La entrada es una muestra sin signo de **4 bits**. La salida usa **6 bits**: cuatro para la parte entera y dos LSB para representar incrementos de  $\frac{1}{2}$  y  $\frac{1}{4}$ .

[ b5 b4 b3 b2 . b1 b0 ]

## Implementación sin multiplicadores

Definiendo  $S = x_{\text{old}} + x_{\text{new}}$ , el circuito genera los códigos

$$Y_k = 4\varphi_k:$$

$$Y_0 = S + 2x_{\text{old}}, Y_1 = 2S, Y_2 = S + 2x_{\text{new}}, Y_3 = 4x_{\text{new}}.$$

Los factores 2 y 4 se implementan mediante desplazamientos de cableado.

Entrada: 0 a 15

Salida representable: 0 a 63

Resolución:  $\frac{1}{4} = 0.25$

## Etapa 1 · pseudo-CLA-NoCin de 4 bits

$$x_{\text{old}}[3:0] + x_{\text{new}}[3:0]$$



pseudo-CLA 4 b · Cin = 0



$S[4 : 0]$

## Etapa 2 · pseudo-CLA-NoCin de 5 bits

- $Y_0 = S + (x_{\text{old}} \ll 1) \rightarrow \varphi_0$ .
- $Y_2 = S + (x_{\text{new}} \ll 1) \rightarrow \varphi_2$ .
- $Y_1 = S \ll 1 \rightarrow \varphi_1$  por cableado.
- $Y_3 = x_{\text{new}} \ll 2 \rightarrow \varphi_3$  por cableado.

El carry de salida del adder de 5 bits completa el sexto bit de  $Y_0$  y  $Y_2$ .

Se mantienen **dos adders de 5 bits**, pues el MUX interno para compartirlos no fue implementado.



# Diagrama general de la arquitectura

PUNTO 2



## Camino de datos

1. Se captura la muestra y se conserva la anterior.
2. El núcleo calcula las cuatro fases en formato Q4.2.
3. Se registran 6 bits por fase para estabilizar los resultados.
4. El MUX entrega una fase por ciclo según el estado del contador.

## Camino de control



## RCA inicial

Carry en serie y retardo creciente con el número de bits.



## CLA-NoCin

Celdas específicas de **4 y 5 bits**. Cin se eliminó y se fijó a GND.



## pseudo-NMOS

Las NOR del árbol de carry usan carga pseudo-NMOS para reducir el retardo.

$$\alpha = \frac{W_p}{W_n} = 0.9$$

valor seleccionado empíricamente

## 3.3 GHz

pseudo-CLA 4 b · FF ideales

## 2.5 GHz

pseudo-CLA 5 b · FF ideales

La configuración pseudo-NMOS aumentó la frecuencia en la mayoría de las transiciones medidas. Estas cifras caracterizan únicamente los adders; no incluyen el retardo de los flip-flops reales.

# Flip-flop elegido y cuello de botella

**$\approx 300$  ps**

retardo del DFF tipo D real

**1.45 GHz**

máxima frecuencia aceptada en simulación

El DFF real es el **cuello de botella actual**. Su retardo consume una fracción importante del período de  $\approx 690$  ps disponible a 1.45 GHz.

## Registros del sistema

Registros de fase:  $4 \times 6$

Contador de fase

Separación de entrada / estabilización

**Total**

**DFF**

24

2

6

**32**

## Configuración seleccionada

Se mantiene el **DFF tipo D** porque entrega una salida estable y sin ripple dentro del rango aceptado.

## Alternativas descartadas

HLFF y SDFF operaron sobre 2 GHz, pero introdujeron ripple. Las capturas comparativas se presentan en el Punto 5.

# MUX, contador y decoder

| Counter | Fase        | Posición | Código seleccionado   |
|---------|-------------|----------|-----------------------|
| 00      | $\varphi_0$ | 25 %     | $S + 2x_{\text{old}}$ |
| 01      | $\varphi_1$ | 50 %     | $2S$                  |
| 10      | $\varphi_2$ | 75 %     | $S + 2x_{\text{new}}$ |
| 11      | $\varphi_3$ | 100 %    | $4x_{\text{new}}$     |



**28**

compuertas · MUX 4:1

**3**

compuertas · contador 2 b

**9**

compuertas · decoder

Las transmission gates del MUX se contabilizan como compuertas.

# Conteo total de compuertas

| Bloque combinacional          | Compuertas |
|-------------------------------|------------|
| 1× pseudo-CLA-NoCin de 4 bits | 48         |
| 2× pseudo-CLA-NoCin de 5 bits | 146        |
| Contador de 2 bits            | 3          |
| Decoder                       | 9          |
| MUX 4:1 de 6 bits             | 28         |
| Total                         | 234        |

194

compuertas · núcleo aritmético

40

compuertas · MUX y control

## Detalle del pseudo-CLA de 4 bits

14 NAND + 3 NOR pseudo-NMOS + 7 XNOR + 24 INVx1 = **48 compuertas**.

El total excluye los 32 flip-flops y buffers de entrada/salida.



## ESPACIO PARA CAPTURA

### Forma de onda del test funcional

Insertar captura con entrada, contador, selección y salida Q4.2.

### Qué debe observarse

- Cuatro fases ordenadas por cada par de muestras.
- Valores intermedios  $\varphi_0$ ,  $\varphi_1$  y  $\varphi_2$ .
- $\varphi_3 = x_{\text{new}}$ .
- Dos LSB representando cuartos de unidad.
- Sin selecciones duplicadas ni fases omitidas.

### Punto de operación nominal

El circuito fue verificado primero a **1 GHz** con resultados funcionales satisfactorios.

# Frecuencia máxima aceptada y potencia

PUNTO 5

## ESPACIO PARA CAPTURA

### Simulación del sistema a 1.45 GHz

Insertar captura del último test sin ripple ni errores de fase.

**1.45 GHz**

máxima frecuencia aceptada

**≈ 690 ps**

período de reloj

**≈ 300 ps**

retardo del DFF real

### Potencia consumida

**P = [COMPLETAR] mW**

Incorporar el valor medido en el mismo test a 1.45 GHz, indicando tensión, corner y promedio temporal.

## ESPACIO PARA CAPTURA

### HLFF a 2 GHz+

Insertar captura destacando el ripple sobre la rampa de salida.

## ESPACIO PARA CAPTURA

### SDFF a 2 GHz+

Insertar captura destacando las transiciones espurias.

## Resultado de la comparación

HLFF y SDFF permiten una mayor frecuencia y conservan una rampa macroscópicamente correcta. Sin embargo, el ripple introduce múltiples cruces de umbral y puede propagarse como errores digitales.

## Decisión

Se priorizó integridad de señal sobre frecuencia máxima aparente. El **DFF tipo D** se mantiene como flip-flop del sistema.

| Métrica            | Composición / condición                | Resultado   |
|--------------------|----------------------------------------|-------------|
| Flip-flops         | 4 fases × 6 + counter 2 + separación 6 | 32          |
| Compuertas         | Aritmética 194 + control/ MUX 40       | 234         |
| Frecuencia máxima  | DFF real sin ripple                    | 1.45 GHz    |
| Retardo del DFF    | DFF tipo D seleccionado                | ≈ 300 ps    |
| Potencia consumida | Test transiente a 1.45 GHz             | [PENDIENTE] |

32

flip-flops totales

1.45 GHz

frecuencia máxima simulada

234

compuertas combinacionales

**Conclusión:** los adders superan individualmente los 2.5 GHz, pero el DFF real limita el sistema completo a 1.45 GHz. Las alternativas más rápidas se descartaron por ripple.