

OTA cascode plegado

Dimensionamiento, estabilidad y simulaciones en GF180MCU

Mateo de la Cuadra

Vicente Florez

Alonso Rivera

Junio 2026

Punto 1

Punto 1

Esquemático del circuito con anotaciones DC

INPUT DIFFERENTIAL PAIR


- gm/Id pair: 23.8

- gm/Id tail: 8

- Param 'Mtail' determines de ratio of current from master current mirror.

.param Wpair=12.63u Lpair=0.28u

.param Wtail=2.64u Ltail=4.48u Mtail=4





W1,W2 = Wpair
L1,L2 = Lpair

W3 = Wtail
L3 = Ltail
M3 = Mtail

Cascodo plegado


PUNTO 1 · 2/6






Phase generator


PUNTO 1 · 4/6





CURRENT MIRROR FOR CASCODE BRANCH

- A,B,C,D node current sources from M18,M19,M17,30
 - Params 'M1','M2','M3' to adjust current ratios of current mirror.
 - M25,M26,M27,M28 current mirror for PMOS transistors in cascode branch.
 - M25,M26 copies current with 1:3 ratio to fold transistors M5,M9 (1uA -> 3uA).
 - M26,M28 copies current with 1:2 ratio to PMOS cascode transistor M6,M10 (1uA -> 2uA).
 - M21,M22,M23,M24 current mirror for NMOS transistors in cascode branch
 - M21,M22,M23,M24 copies current with 1:2 ratio to sink and NMOS cascode transistors M7,M8,M11,M12 (1uA -> 2uA).
- .param M1=3 M2=2 M3=2



Punto 2

Punto 2

Tabla de especificaciones

Cumplimiento de especificaciones

PUNTO 2

Especificación	Requerido por el proyecto	Predicción (cálculos a mano)	Simulación (SPICE)	Cumplimiento
Ganancia de voltaje de lazo abierto	≥ 60 dB	62.88 dB	66.08 dB	Cumple
Ancho de banda	Sin mínimo requerido	24.58 MHz	11.67 MHz	Ref.
Producto ganancia-ancho de banda	GBW ≥ 20 MHz	38 MHz	23.5 MHz	Cumple
Potencia DC	Minimizar	51.52 μ W	55.67 μ W	Reportado
Excursión de voltaje	2 V con ganancia DC ≥ 0.5 kV/V	2.93 V	2.51 V	Cumple
CMRR en DC	≥ 60 dB	41.54 dB (estimación incompleta)	176.38 dB	Cumple
PSRR en DC	≥ 60 dB	344.14 dB	284.48 dB	Cumple
SNR	≥ 60 dB	44.94 dB	29.22 dB	No cumple
Margen de fase	$> 60^\circ$ para $\beta = 1$	64.44° (buffer)	74.35° (buffer)	Cumple
Frecuencia de crossover	Referencia de estabilidad	27.2 MHz (buffer)	20.98 MHz (buffer)	Ref.
Tiempo de subida y caída 10%-90%	≤ 50 ns con escalón diferencial de 1 V y $\beta = 0.7$	N/A	$t_r = 30.48$ ns, $t_f = 34.7$ ns	Cumple
Capacitancia total del amplificador	< 10 pF	N/A	CMFB 22 fF + realim. 111 fF = 133 fF	Cumple
Resistencia total	< 100 k Ω	N/A	51.66 k Ω	Cumple
Razón de espejos de corriente	≤ 10	N/A	3, 2 y 2	Cumple

La fila de tiempo usa la simulación con CMFB ideal y CMFB real conectado como carga capacitiva. La SNR queda bajo la especificación; CMRR y PSRR cumplen con margen amplio.

Punto 3

Punto 3

Análisis AC en lazo abierto

Respuesta AC: lazo abierto

PUNTO 3

Análisis AC en lazo abierto



Respuesta AC diferencial del OTA.

Cálculo de la ganancia

$$A_{v0} = g_{m1} \cdot (g_{m2}r_{o2}(r_{o1} \parallel r_{o3}) \parallel g_{m4}r_{o4}r_{o5})$$

Polo dominante y GBW

$$\tau = R_o C_{eq}$$

$$f_p = \frac{1}{2\pi\tau}$$

$$GBW \approx A_{v0}f_p$$

Métrica	Mano	SPICE
A_{v0}	62.88 dB	66.08 dB
f_p	27.28 kHz	11.67 kHz
GBW	38 MHz	23.5 MHz

Sobredimensionamiento del par diferencial

El par de entrada se sobredimensionó para asegurar margen de g_m y GBW. Esto desplaza el punto real respecto del modelo de hoja y aumenta las capacitancias asociadas al par.

Capacitancias parásitas de salida

El cálculo manual usa $\tau = R_o C_{eq}$ con una capacitancia simplificada. En SPICE aparecen C_{db} , C_{gd} y capacitancias de interconexión en el nodo de salida, que es de alta impedancia.

Lectura del resultado


La ganancia simulada queda 3.2 dB por sobre la estimación. El GBW simulado queda sobre 20 MHz, pero cae respecto del cálculo porque el polo dominante se mueve de 27.28 kHz a 11.67 kHz al incluir las parásitas del circuito real.

Punto 4

Punto 4

$T(s)$ y estabilidad con $\beta = 0.7$

T(s) con beta=0.7



No fue necesario agregar compensación.

Ecuaciones de estabilidad

$$T(s) = \beta A(s)$$

$$f_c : |T(j2\pi f_c)| = 1$$

$$PM = 180^\circ + \angle T(j2\pi f_c)$$

$$GM = \frac{1}{|T(j2\pi f_{180})|}$$

Resultado de diseño

La estabilidad se logra con el OTA tal como fue dimensionado. La carga capacitiva y los polos internos entregan margen suficiente para el lazo evaluado, por lo que no se incorporó red de compensación adicional.

Punto 5


Punto 5

Transiente con escalón diferencial


Escalón diferencial: respuesta completa

PUNTO 5

Transiente con escalón diferencial



Zoom de la transición




Simulación del OTA realimentado con $\beta = 0.7$ y escalón diferencial de entrada.

Escalón diferencial con CMFB ideal

PUNTO 5

CMFB ideal con CMFB real como carga capacitiva



30.48 ns

tiempo de subida 10%-90%

34.7 ns

tiempo de bajada 10%-90%

Comparación con especificación


Ambos tiempos quedan bajo el límite de **50 ns** para escalón diferencial de 1 V y $\beta = 0.7$.

Punto 6


Punto 6

Transiente sinusoidal y excursión máxima

Transiente con senoide diferencial




Zoom de la senoide



Esta simulación se usa para determinar la excursión máxima antes de distorsión o recorte visible en la salida.

Sinusoide diferencial con CMFB ideal



CMFB real conectado como carga capacitiva.

Uso del resultado

Esta corrida separa el efecto dinámico del CMFB real de la carga capacitiva que introduce sobre el OTA. Sirve como referencia para estimar la excursión máxima de salida sin que el lazo de modo común limite la comparación.

Punto 7

Punto 7

Consideraciones de diseño

sin red

compensación adicional

$$\beta = 0.7$$

realimentación capacitiva

3 · 2 · 2

factores de espejos

Red de realimentación

$$\beta = \frac{C_f}{C_f + C_s + C_{in}}$$

Parámetro	Valor
C_f	91 fF
C_s	20 fF
C_{in} considerado	incluido en el cálculo
β objetivo	0.7

Compensación

No se utilizó compensación adicional. La estabilidad se obtuvo con la topología, la carga y la red de realimentación dimensionada.


Generación de polarización

Se usaron baterías mágicas para cerrar los voltajes de bias. Las ramas copian la corriente de la **master current branch** con factor 2, y los espejos internos usan factores 3, 2 y 2.


Punto 8

Punto 8

Otros resultados importantes



Ruido de salida



Integración de ruido desde 1 kHz hasta 100 MHz.

61.4 mV

ruido RMS integrado

Resultado SPICE

`vnoise_rms: INTEG(v(onoise)) = 0.0613966`

Intervalo de integración: **1 kHz a 100 MHz.**

Intento de mejora

Se probó la propuesta de aumentar el g_m de los transistores de entrada para mejorar el SNR, pero no se obtuvo una mejora efectiva.

PLACEHOLDER

Captura o gráfico del resultado adicional

Usar esta diapositiva solo si aporta información distinta.

Límite

Punto 8 queda limitado a máximo tres diapositivas. Si un resultado es redundante con la tabla de especificaciones, dejarlo fuera.

Anexo

Anexo

Cálculos teóricos de métricas

Modelo usado

$$P = V_{DD} (I_{OTA} + I_{espejos} + f_{ck,CMFB} (C_{CMFB} + C_L))$$

El modelo suma la corriente del OTA, la corriente de espejos y el término dinámico asociado al CMFB conmutado.

51.52 μW

predicción teórica

55.67 μW

resultado SPICE

Headroom de salida

$$V_{o,\min} = V_{ov,M9} + V_{ov,M7}$$

$$V_{o,\max} = V_{DD} - (\text{abs}(V_{ov,M5}) + \text{abs}(V_{ov,M3}))$$

$$V_{\text{swing}} = V_{o,\max} - V_{o,\min}$$

2.93 V

predicción teórica

2.51 V

resultado SPICE

Criterio

Se compara contra la especificación de 2 V con ganancia DC mayor o igual a 0.5 kV/V.

Estimación usada

$$A_{\text{cm}} = \frac{R_o}{2r_{\text{tail}}}$$

$$\text{CMRR} = 20 \log_{10}(A_{v,\text{teorico}}) - 20 \log_{10}(A_{\text{cm}})$$

Limitación del cálculo

Este cálculo no considera correctamente el largo del transistor de cola. Justamente se usó $L = 4.48 \mu\text{m}$ para aumentar r_{tail} , por lo que la estimación queda penalizada.

41.54 dB

predicción teórica

SPICE pendiente

Falta completar el barrido de modo común para cerrar el cumplimiento.

Estimación de A_{vdd}

$$R_{cas} = g_{m4} \cdot r_{o4} \cdot r_{o5}$$

$$A_{vdd} = (1/r_{o3}) \cdot \text{par}(R_{cas}, \text{par}(R_{cas}, r_{o2}) \cdot \text{par}(r_{o1}, r_{o2}) \cdot g_{m2})^{*-1}$$

344.14 dB

predicción teórica

Cálculo de rechazo

$$PSRR = 20 \log_{10}(A_{v, \text{teorico}}) - 20 \log_{10}(A_{vdd})$$

SPICE pendiente

Falta completar la simulación de rechazo de fuente para comparar contra el mínimo de 60 dB.

Ruido referido a entrada

$$i_{n,\text{in}} = \left(4kT \frac{\gamma}{g_{m1}} \right) \left(1 + \frac{g_{m3}}{g_{m1}} + \frac{g_{m5}}{g_{m1}} \right)$$

$$v_{n,\text{out,rms}} = \sqrt{i_{n,\text{in}} A_{v,\text{teorico}}^2 \left(\frac{\pi}{2} \right) f_p}$$

Relación señal/ruido

$$\text{SNR} = 20 \log_{10} \left(\frac{\frac{V_{\text{swing}}}{\sqrt{2}}}{v_{n,\text{out,rms}}} \right)$$

44.94 dB

predicción teórica

Desde el notebook

La estructura corresponde a `inoise_folded_cas` y `onoise_rms_folded_cas` de `ota_LP.ipynb`.