

IEE3433 · Diseño Analógico · Proyecto Parte I

OTA cascode plegado en GF180

Amplificador diferencial de una sola etapa con CMFB

Mateo de la Cuadra

Vicente Florez

Alonso Rivera

Mayo 2026

Estado de este avance

Resumen del avance

Dimensionamiento por g_m/I_D completo. Dos esquemáticos LTspice convergentes: **ota_v2** (baja potencia, $\approx 53 \mu\text{W}$) y **ota_v4** (robusta, $\approx 99 \mu\text{W}$). v4 con CMFB **capacitores conmutados** (8 switches, $C_1 = 3 \text{ pF}$, $C_2 = 1 \text{ pF}$). Bode AC ya muestra $A_{v0} \approx 68 \text{ dB}$ y $\text{GBW} \approx 50 \text{ MHz}$.

Hecho

- Sizing por g_m/I_D del par, cola, cascode y espejos.
- Sim .op v4 + Bode AC; ramas réplicas generan V_{b1} , V_{b2} .
- SC CMFB integrado, $R_{\text{bias}} = 46 \text{ k}\Omega$ ($R3 = 45.83 \text{ k}\Omega$).

Pendiente

- Cerrar el lazo diferencial (próxima entrega)
- Mejorar SNR.
- Generación de clock secundario.

PUNTO A

Flujo de diseño

Orden de diseño seguido




Filosofía del flujo

Se partió fijando $\frac{g_m}{I_D}$ del par de entrada (define ruido y g_m por μA), luego se eligió la corriente de cola para cumplir GBW con $C_L=100$ fF, se dimensionaron los cascodos para maximizar r_{out} sin perder swing, y finalmente se cerraron los espejos con razón ≤ 10 . Se realizaron iteraciones para ajustar según especificaciones.

1 · Par diferencial NMOS (M9, M10)

INPUT DIFFERENTIAL PAIR

- g_m/I_D pair: 23.8
 - g_m/I_D tail: 8
 .param Wpair=45.2u Lpair=1.12u
 .param Wtail=2.64u Ltail=4.48u



Criterio g_m/I_D :

- $g_m/I_D = 23.8 \text{ V}^{-1}$ (subumbral, máximo g_m por μA).
- $V^* = \frac{2}{g_m/I_D} = 0.084 \text{ V}$.
- $L_{\text{pair}} = 1.12 \mu\text{m}$ ($4 \times L_{\text{min}}$).

Resultados (sim .op v4):

- $W_{\text{pair}} = 45.2 \mu\text{m}$.
- $I_{D9} = I_{D10} = 1.000 \mu\text{A} \rightarrow I_{\text{tail}} = 2.00 \mu\text{A}$.
- $V_{\text{source,par}} = 814 \text{ mV}$; $V_{\text{gate,M11}} = 873 \text{ mV}$.
- $g_{m1} \approx 23.8 \mu\text{S}$.

Verificación GBW: target 20 MHz @ $C_L = 100 \text{ fF} \Rightarrow g_{m1} \geq 12.6 \mu\text{S}$ — cumplido.

2 · Corriente de cola I_{SS}

Dimensionamiento de M11 (cola del par):

- $g_m/I_D = 8 \text{ V}^{-1}$ (zona de saturación fuerte $\rightarrow V_{DS,\text{sat}}$ alto).
- $I_{SS,\text{par}} = 2I_{D1} = 2 \mu\text{A}$ (semilla, $\times M_n = 2$ en $v2/v4$).
- $V^* = 0.25 \text{ V} \rightarrow V_{DS,\text{sat},11} = 0.21 \text{ V}$.
- W/L de M11 = $2.64 \mu\text{m} / 4.48 \mu\text{m}$.

Ramas del cascode plegado:

- $I_{SS1} = I_{SS2} = 3 \mu\text{A}$ por rama (M9, M10 con $M_p = 4$).
- Cada cascode conduce $I_{SSi} - \frac{I_{D1}}{2} = 2 \mu\text{A}$.

Trade-off corriente vs especificaciones


Variable	Impacto
$\uparrow I_{SS}$	$\uparrow \text{GBW}, \uparrow P$
$\downarrow I_{SS}$	$\downarrow P$
$\uparrow L$	$\uparrow r_o, \uparrow \text{ganancia}$
$\uparrow W$	$\uparrow g_m, \uparrow \text{área}$

3 · Cascodo plegado

OUTPUT CASCODE BRANCH

- gm/Id M13/17: 14
- gm/Id M14/18: 12
- gm/Id M15/19: 12
- gm/Id M16/20: 14

.param W5=22.99u W3=7.92u W7=1.92u W9=3.53u Lmirr=2.24u Lcas=0.84u
.param Vocm_target=1.65
.param a=0.7
.tran 10u



Topología (rama vom; vop es espejo):

M13 PMOS top → M14 cascode PMOS → **vom** → M15 cascode NMOS → M16 sink. M21: sink CMFB (v_{ctr}).

Tx	Rol	W (μm)	L (μm)	g_m/I_D
M13	PMOS top	22.99	2.24	14
M14	Cascodo PMOS	7.92	0.84	12
M15	Cascodo NMOS	1.92	0.84	12
M16	NMOS sink	3.53	2.24	14
M21	NMOS CMFB	3.53	2.24	14

$I_{rama} \approx 3.0 \mu A$ (sim). $L_{cas} = 3L_{min} \rightarrow$ maximiza r_o ; $V_{cas}^* = 0.167 V$.

$R_{out} \approx (g_{m14}r_{o14}r_{o13}) \parallel (g_{m15}r_{o15}r_{o16}) \approx 2.4 M\Omega$


$A_{v0,mano} = g_{m9}R_{out} \approx 61.1 dB$.

4.1 · Rama maestra de bias (para espejos de corriente)

Master CURRENT BRANCH

- M12 copies current to tail transistor. (6uA -> 2uA)
- M26 copies current to cascode NMOS current mirrors. (6uA -> 6uA)
- M24, M25 copies current to cascode PMOS. (6uA -> 6uA)
- All NMOS transistors have $W=W_{tail}$; $L=L_{tail}$; $M=M_{copy_tail}$
- All PMOS transistors have $W=W_{copy_p}$; $L=L_{copy}$

.param Lcopy=4.48u Wcopy_p=35.91u
.param Hn=2 Hp=4 Mcopy_tail=3



Rama maestra:


- $R_{bias} = 46 \text{ k}\Omega$ ($R3 = 45.83 \text{ k}\Omega$, 2 cs) $\rightarrow$ fija $I_{master} = 6.05 \text{ }\mu\text{A}$.
- M27, M28 diodos (NMOS / PMOS) generan tensiones de referencia.
- $L_{copy} = 4.48 \text{ }\mu\text{m}$, $W_{copy,p} = 35.91 \text{ }\mu\text{m}$.

Distribución (razones ≤ 10):

Destino	Factor	I (μA)
Cola (M12)	$1:M_{copy,tail} = 1:3$	$6 \rightarrow 2$
Cascodo PMOS (M24/M25)	$1:M_p = 1:4$	$6 \rightarrow 6$
Cascodo NMOS (M26)	$1:M_n = 1:2$	$6 \rightarrow 6$

Razón máxima = 4 ($\leq 10 \checkmark$). Consumo del bias $\approx 20 \text{ }\mu\text{W}$.

4.2 · Espejos de corriente



Rama PMOS (genera V_{b2}): M1, M2, M7, M8 — Mcopy_fold=2.
Rama NMOS (genera V_{b1}): M3, M4, M5, M6 — Mcopy_cas=3.

Voltaje	Mano	Sim
V_{b1}	863 mV	940 mV
V_{b2}	2.319 V	2.246 V
I cada rama	6 μ A	6.05 μ A

$L_{cas} = 0.84 \mu\text{m}$ ($3 \times L_{min}$), $g_m/I_D = 14 \text{ V}^{-1}$.

$V_{cas}^* = 0.143 \text{ V} \rightarrow$ cascodos en saturación con poco V_{DS} .

PUNTO B

Iteraciones de diseño

Iteración para alcanzar la ganancia

Ver.	Cambio principal	A_{v0} (dB)	GBW (MHz)	P (μ W)	Observación
V1 base	Semilla con g_m/I_D por hoja, $M = 1$ todos	61.1	—	≈ 6.6	Hand-calc; cascos cortos, sin escalado.
V3	Multiplicadores $M_n = 2$, $M_p = 4$, 2 ramas activas	66.47	29.26	≈ 100	Sim OK; cumple GBW y Av.
V4 robusta	$M_{\text{copy,cas}} = 3$, $M_{\text{copy,fold}} = 2$, $L_{\text{copy}} = 4.48 \mu\text{m}$	67.48	32.84	≈ 99	Margen para corners, mismo orden de potencia.
V2 baja P.	Core sin Mcopy extras, CMFB integrado (M15/M16)	—	—	≈ 53	Sim de ganancia pendiente (nodos flotantes).

Lección: la ganancia DC está dominada por los r_o de los cascos; duplicar L_{copy} (V3 $\rightarrow$ V4) y agregar multiplicadores en las ramas aumentó A_{v0} de 61.1 dB (mano) a 67.5 dB (sim) sin penalizar GBW.

Iteración de razones de espejo

Comenzamos con un espejo 1:1, luego iteramos a un espejo 1:3 para mejorar la polarización. Probamos varias alternativas para cumplir con las especificaciones. Finalmente se utilizó un espejo 4:1, aumentando la corriente y con espejos más robustos con tal de disminuir la potencia.

Existen dos versiones, una con multiplicadores extra (v4, robusta) y otra sin ellos (v2, bajo consumo).

Decisión final

Razón elegida: **PMOS 1:4, NMOS 1:2** (ambas ≤ 10 ✓). Mantiene el consumo del bias en torno a $1.65 \mu\text{W}$ ($1 \mu\text{A} \times V_{DD}$).

PUNTO C

Dos diseños finales

Variante A — Robusta (ota_v4)

Filosofía

- Multiplicadores extra: $M_{\text{copy,cas}} = 3$, $M_{\text{copy,fold}} = 2$.
- L_{copy} duplicado a $4.48\text{ }\mu\text{m}$ → margen ante mismatch y corners.
- CMFB **Switched-Capacitor** (8 switches, $C_1 = 3\text{ pF}$, $C_2 = 1\text{ pF}$) — no carga R_{out} .
- Mayor I_{master} ($6\text{ }\mu\text{A}$) asegura g_m y slew.

Métricas (notebook v4)

A_{v0}	67.48 dB
GBW	32.84 MHz
P_{DC}	$\approx 99\text{ }\mu\text{W}$
Swing salida	$\approx 2.93\text{ V}$
CMRR DC	163.4 dB
PSRR DC	296.6 dB
SNR	24.95 dB

Variante B — Bajo consumo (ota_v2)

Filosofía

- Mismo core (par, cascos) pero sin multiplicadores extra.
- **CMFB integrado:** M15/M16 reparten la corriente con factor $a = 0.7$ — ahorra el OTA del CMFB.
- 8 ramas con corriente maestra $I_1 = 500$ nA $\rightarrow$ consumo $16 \mu\text{A} \times 3.3$ V.
- Trade-off: menor robustez ante corners; ganancia DC aún por simular.

Métricas (parciales, prácticamente idénticas, con menor potencia)



A_{v0}	67.48 dB
GBW	32.84 MHz
P_{DC}	$\approx 51 \mu\text{W}$
Swing salida	≈ 2.93 V
CMRR DC	163.4 dB
PSRR DC	296.6 dB
SNR	24.95 dB

Comparativa Robusta vs Bajo consumo

Métrica	Robusta (v4)	Bajo consumo (v2)	Comentario
A_{v0} (dB)	67.48	_____	Similar
GBW (MHz)	32.84	_____	Similar
P_{DC} (μ W)	≈ 99	≈ 53	v2 $\approx \frac{1}{2}$ del consumo de v4.
Swing salida (V)	≈ 2.93	_____	Similar
CMRR DC (dB)	163.4	_____	Similar
PSRR DC (dB)	296.6	_____	Similar
SNR (dB)	24.95	_____	Similar
ΣC (pF)	8	_____	Similar
ΣR (k Ω)	46	_____	Similar
Razón espejos máx.	1:4	4:1	Igual estructura de bias.

PUNTO 1

Esquemático con anotaciones DC



Sizing y anotaciones DC — v4 (robusta)

Rol (instancia)	W (μm)	L (μm)	M	I_D (μA)	g_m/I_D (V^{-1})	V^* (V)	Notas
Par NMOS (M9, M10)	45.2	1.12	1	1.00	23.8	0.084	Subumbral, max g_m/I_D
Cola NMOS (M11)	2.64	4.48	1	2.00	8	0.25	Sat. fuerte
Cola espejo (M12)	2.64	4.48	3	6.00	8	0.25	Mcopy_tail=3
Esp. PMOS top (M1)	22.99	2.24	2	3.00	12	0.167	Mcopy_fold=2
Casc. PMOS (M2)	7.92	0.84	3	3.00	14	0.143	
Sink NMOS (M3, M4, M6)	3.53	2.24	3	3.00	12	0.167	
Casc. NMOS (M5)	0.32	0.84	3	3.00	14	0.143	
Salida casc. (M13–M20)	$\approx$ M1–M8	—	1	3.00	12–14	—	Cascodo de salida real
Sink CMFB (M21, M22)	—	—	1	—	—	—	Gate = vctr (SC CMFB)
Bias R3 (resistor)	—	—	—	—	—	—	$R_{\text{bias}} = 46 \text{ k}\Omega$
Bias PMOS (M28)	35.91	4.48	1	6.05	12	—	Diodo a V_{DD}
Bias NMOS (M27, M12)	—	4.48	1	6.05	—	—	Diodos para Vb1

$V_{DD} = 3.3 \text{ V}$, $T = 25 \text{ }^\circ\text{C}$, $V_{\epsilon, \text{CM}} = V_{\text{out}, \text{CM}} = 1.65 \text{ V}$ (target), $V_{b1} = 940 \text{ mV}$, $V_{b2} = 2.246 \text{ V}$ (sim). Variante v2: ver sección C.2; misma topología con M_{copy} reducidos.

PUNTO 2

Tabla de especificaciones

PUNTO 2

Cumplimiento de especificaciones (Cuadro 1)

Especificación	Predicción (mano)	SPICE (v4)	Cumple
Ganancia DC lazo abierto ≥ 1 kV/V (60 dB)	61.1 dB	≈ 67 dB (Bode)	✓
GBW ≥ 20 MHz ($V_{\epsilon,CM} = 1.65$ V)	27.9 MHz	≈ 32.8 MHz (Bode)	✓
Disipación de potencia DC (minimizar)	≈ 99 μ W	≈ 102 μ W	✓
$V_{\epsilon,CM} = 1.65$ V	1.65 V	1.65 V	✓
$V_{out,CM} = 1.65$ V	1.65 V (vía CMFB)	1.65 V	✓
Excursión de salida 2 V con $A_v \geq 0.5$ kV/V	≈ 5.8 PPV	5 PP	✓
CMRR DC ≥ 60 dB	38.86	163.4	✓
PSRR DC ≥ 60 dB	343.75	296.6	✓
SNR ≥ 60 dB	43.45	25	X
$C_{total} \leq 10$ pF (indiv. con 2 cs)	$C_L + 2(C_1 + C_2) = 8.1$ pF	8.1 pF (0.10 + 3.0 + 1.0 + 3.0 + 1.0)	✓
$R_{total} \leq 100$ k Ω (indiv. con 2 cs)	46 k Ω (R_{bias})	46 k Ω	✓
$C_L = 100$ fF (sin CMFB)	100 fF	100 fF	✓
$R_L = \infty$	∞	∞	✓
CMFB real (continuo o discreto)	SC CMFB (discreto, $C_1 = 3$ pF, $C_2 = 1$ pF)	implementado, @ 10 MHz	✓
Bias: resistor (2 cs) + diodos espejos	R3=46 k Ω + M27, M28 diodos	implementado	✓
Razón de espejos ≤ 10	1:4 (PMOS), 1:2 (NMOS), 1:3 (cola)	✓	✓
T = 25 °C	25 °C	25 °C	✓

PUNTO 3

Análisis AC en lazo abierto

Respuesta AC: ganancia y ancho de banda



Ecuaciones a mano:

Ganancia DC

$$A_{v0} = g_{m1} \cdot R_{out}$$

$$R_{out} \approx (g_{m4}r_{o4}(r_{o2} \parallel r_{o6})) \parallel (g_{m8}r_{o8}r_{o10})$$

Ancho de banda y GBW

$$f_{-3dB} \approx \frac{1}{2\pi R_{out}C_L}, \text{ GBW} \approx \frac{g_{m1}}{2\pi C_L}$$

Resultados Bode (sim AC v4):

- $A_{v0} \approx 68 \text{ dB DC } \checkmark (\geq 60)$.
- $f_{-3dB} \approx 1\text{--}3 \text{ kHz}$.
- $\text{GBW} \approx 50 \text{ MHz } \checkmark (\geq 20)$.

Discrepancias mano vs SPICE

Ganancia DC (+7 dB sim > mano)

- Mano usa $M = 1$; v4 tiene multiplicadores ($M_p = 4$, $M_{\text{copy,cas}} = 3$, $M_{\text{copy,fold}} = 2$) → más r_o paralelo.
- g_m del par escalado por $M_n = 2$ no se incluyó en la cuenta de hoja.
- $L_{\text{copy}} = 4.48 \mu\text{m}$ (doble que en v2) sube los r_o de los espejos.

GBW (+17 MHz sim > mano)

- g_m efectivo es $2\times$ lo que se usó a mano (mismo argumento $M_n = 2$).
- C_L paralelo a C_{gd} de M14, M18 — efecto Miller bajo gracias al cascode.
- Cero/escalón en el Bode entre 100 kHz y 1 MHz: probable polo-cero del SC CMFB a 10 MHz reflejado.



Tabla comparativa

Parámetro	Mano	SPICE (Bode)	Δ
A_{v0} (dB)	61.1	≈ 68	+7 dB
$f_{-3 \text{ dB}}$ (kHz)	≈ 14	$\approx 1-3$	-1 década
GBW (MHz)	32.84	≈ 50	+17 MHz

PUNTO 4

CMFB y generación de polarización

CMFB Switched-Capacitor — top-level + interior



Por qué SC y no continuo

- $V_{out,CM}$ se muestrea sobre $C_1 = 3$ pF, comparado con $V_{REF} = 1.65$ V vía $C_2 = 1$ pF.
- Sin path resistivo a la salida → no degrada R_{out} ni el swing.
- $f_{CK} \approx 10$ MHz (PHI1, PHI2 con duty 50 ns / 100 ns).

Operación en dos fases

- $\phi 1$: C_1 carga con $\frac{V_{op} + V_{om}}{2} - V_{REF}$; C_2 refrescada con V_{bias} .
- $\phi 2$: C_1 y C_2 se conectan en cabeza-cola → entregan V_{ctr} a las compuertas de M21, M22 (NMOS sink).
- Lazo cerrado: V_{ctr} modula la corriente del sink hasta $V_{out,CM} = V_{REF}$.



Cascada de diodos: M27 (NMOS) y M28 (PMOS) conectados G-D para fijar el potencial V_{b2} desde V_{DD} y replicar la corriente hacia M24, M25 (PMOS top) y M26 (NMOS sink).

Voltaje	Mano	Sim
V_{b1} (gate cascode NMOS)	863 mV	940 mV
V_{b2} (gate cascode PMOS)	2.319 V	2.246 V

OTA cascode plegado — GF180MCU

PUNTO 5

Otros resultados relevantes

Métricas de potencia y área pasiva

99 / 53 μW

P_{DC} (v4 / v2)

8.1 pF

ΣC (≤ 10 pF) ✓

46 k Ω

ΣR (≤ 100 k Ω) ✓

Desglose de capacitancias

Capacitor	Valor (pF)
C_1 (SC CMFB, lado op)	3.0
C_2 (SC CMFB, lado op)	1.0
C_3 (SC CMFB, lado om)	3.0
C_4 (SC CMFB, lado om)	1.0
C_L (carga)	0.10
Total	8.1

Desglose de resistencias

Resistor	Valor (k Ω)
$R_3 = R_{\text{bias}}$	46
Total	46

Ventaja del SC CMFB: no usa R_P, R_N del esquema de referencia — ahorra 200 k Ω de resistores.

Limitaciones y trabajo futuro (Parte 2)

Roadmap entrega final / Parte 2

1. Mejorar SNR
2. Generar segundo CLK
3. Cerrar lazo de retroalimentación

≈ 67 dB

Av0 v4 (Bode)

≈ 32.8 MHz

GBW v4 (Bode)