

Filtro de interpolación lineal

Arquitectura actualizada y validación a nivel de transistor · GF180MCU

Mateo de la Cuadra
Vicente Florez
Alonso Rivera
Junio 2026

Entrada **4 bits**

Interpolación **$L = 4$**

Salida **6 bits**

Qué cambió desde el avance anterior

ESTADO ACTUAL

Arquitectura aplicada

- Entrada muestreada de **4 bits**.
- Dos bits fraccionales en la salida.
- Cuatro fases de interpolación.
- Reutilización de $S = x_{\text{old}} + x_{\text{new}}$.

Circuitos validados

- CLA de **4 y 5 bits** sin C_{in} .
- NOR en lógica **pseudo-NMOS**.
- DFF tipo D reales.
- Operación funcional a **1 GHz**.

Aún pendiente

- MUX interno entre los caminos $\frac{\varphi_0}{\varphi_2}$.
- Desacople temporal entre etapas.
- Conteo final de flip-flops.
- Sign-off de frecuencia máxima.

Esta presentación usa únicamente resultados de la arquitectura actual. Las cifras proyectadas se distinguen de las mediciones ya verificadas.

Interpolación lineal con cuatro fases

PUNTO 1

Secuencia emitida entre dos muestras

$$\varphi 0 \quad \frac{3x_{\text{old}} + x_{\text{new}}}{4} \quad 25 \%$$

$$\varphi 1 \quad \frac{x_{\text{old}} + x_{\text{new}}}{2} \quad 50 \%$$

$$\varphi 2 \quad \frac{x_{\text{old}} + 3x_{\text{new}}}{4} \quad 75 \%$$

$$\varphi 3 \quad x_{\text{new}} \quad 100 \%$$

Formato numérico: salida Q4.2

La entrada es un entero sin signo de 4 bits. La salida conserva esos 4 bits y agrega **2 LSB fraccionales**: cada código representa cuartos de unidad.

[b5 b4 b3 b2 . b1 b0]

Consecuencia de implementación

El hardware genera directamente $Y_k = 4\varphi_k$:


$$Y_0 = S + 2x_{\text{old}}, Y_1 = 2S, Y_2 = S + 2x_{\text{new}}, Y_3 = 4x_{\text{new}}.$$

Los factores 2 y 4 se logran con shifts (desplazamientos de los cables) y no requieren multiplicadores ni divisores.

Entrada: 0 a 15 (4 bits)

Código de salida: 0 a 63 (Q4.2)

Resolución: $\frac{1}{4} = 0.25$



Camino de datos

1. Se captura la muestra nueva y se conserva la anterior.
2. El CLA de 4 bits calcula $S = x_{old} + x_{new}$.
3. La segunda etapa obtiene φ_0 y φ_2 ; φ_1 y φ_3 salen por cableado.
4. El MUX presenta una fase por ciclo en el registro de salida.

Camino de control

Contador de 4 fases




Decoder one-hot



Selección del MUX y muestreo de la fase correcta.

Etapa 1 · CLA-NoCin de 4 bits



Etapa 2 · CLA-NoCin de 5 bits

- $Y_0 = S + (x_{\text{old}} \ll 1) \rightarrow 6 \text{ bits.}$
- $Y_2 = S + (x_{\text{new}} \ll 1) \rightarrow 6 \text{ bits.}$
- $Y_1 = S \ll 1 \rightarrow \text{solo cableado.}$
- $Y_3 = x_{\text{new}} \ll 2 \rightarrow \text{solo cableado.}$

El carry de salida del CLA de 5 bits completa el sexto bit.

Optimización no implementada

Compartir un único CLA de 5 bits mediante un MUX entre $2x_{\text{old}}$ y $2x_{\text{new}}$. Por ahora, φ_0 y φ_2 mantienen caminos separados.

φ_0

CLA 5 b · camino crítico

φ_1

Shift de S · cableado

φ_2

CLA 5 b · segundo camino

φ_3

Shift de x_{new} · cableado

1 · RCA inicial

El carry se propagaba en serie. Era simple, pero el retardo crecía con cada bit y limitaba la frecuencia.



2 · CLA-NoCin

Se diseñaron celdas específicas de **4 y 5 bits**. Cin se eliminó y se fijó implícitamente a GND.



3 · Pseudo-NMOS

Las NOR del árbol de carry se reemplazaron por versiones pseudo-NMOS para reducir retardo.

$$\alpha = \frac{W_p}{W_n} = 0.9$$

seleccionado empíricamente

3.3 GHz

máximo del CLA 4 b · FF ideales

2.5 GHz

máximo del CLA 5 b · FF ideales

La mejora aumentó la frecuencia en la mayoría de los casos medidos, tanto para transiciones de subida como de bajada. La selección de α es empírica y corresponde al mejor compromiso observado.

Conteo de compuertas de los CLA

PUNTO 4

pseudo-CLA-NoCin de 4 bits	Cantidad
NAND	14
NOR pseudo-NMOS (2, 3 y 4 entradas)	3
XNOR	7
INVx1	24
Total	48

El pseudo-CLA de 4 bits bajó de **84 a 48 compuertas**: una reducción de **36 compuertas** ($\approx 43\%$).

73

compuertas por pseudo-CLA-NoCin de 5 bits

Extensión de 4 a 5 bits

Se agregan las funciones asociadas a:

- 1 celda PG adicional.
- 1 celda de suma adicional.
- Generación de C_4 .

Incremento total: **25 compuertas**.

Aritmética actualmente duplicada

Con $1 \times$ pseudo-CLA-4b y $2 \times$ pseudo-CLA-5b para $\frac{\varphi_0}{\varphi_2}$:

$$48 + 2 \cdot 73 = 194$$

No incluye MUX, control ni DFF.

Flip-flops reales y desacople

PUNTO 5

Registro estructural	DFF
x_{old} (4 bits)	4
x_{new} (4 bits)	4
Salida Q4.2 (6 bits)	6
Contador de fase (2 bits)	2
Subtotal sin pipeline	16

Conteo final pendiente

Deben sumarse los DFF de desacople entre etapas. Su cantidad depende de la partición temporal definitiva y no se reporta aún como total cerrado.

$\approx 300 \text{ ps}$

retardo adicional del DFF real

Alternativas evaluadas

Se probaron flip-flops pulsados y SDFF. Ambos presentaron ripple que produjo errores funcionales, por lo que se mantuvo el **DFF tipo D** convencional.

Implicancia de timing

La frecuencia del adder con FF ideales no representa la frecuencia del sistema. El retardo $\text{clk} \rightarrow Q$, la lógica combinacional, el MUX y el setup del registro deben cerrar dentro del período disponible.

$$N_{\text{DFF, total}} = 16 + N_{\text{desacople}} \quad \text{El segundo término se cerrará junto con la partición del pipeline.}$$

MUX 4:1 y secuencia de control

Contador	Fase	Posición	Código de salida
00	φ_0	25 %	$S + 2x_{\text{old}}$
01	φ_1	50 %	$2S$
10	φ_2	75 %	$S + 2x_{\text{new}}$
11	φ_3	100 %	$4x_{\text{new}}$



Función del decoder

Convierte el estado del contador en la habilitación de la fase que debe muestrearse en cada ciclo.

Ajuste necesario al pipeline

Si se insertan DFF de desacople, la selección debe retardarse la misma cantidad de ciclos para conservar la correspondencia entre dato y fase.

Peor camino observado



$\varphi_0 = \frac{3x_{\text{old}} + x_{\text{new}}}{4}$ requiere primero S y luego la segunda suma. Por eso define el camino crítico actual.

Objetivo de desacople

Introducir un desfase entre el cálculo de S y la segunda suma para que ambos retardos no deban cerrarse como una sola etapa combinacional. Esto agrega latencia y DFF, pero protege la frecuencia.

1.0 GHz

verificado con resultados satisfactorios

≈ 1.667 GHz

proyección · 600 ps por fase

Relación de tasas

Se emite una fase por ciclo y una muestra de entrada por cada cuatro fases: $f_{\text{in}} = \frac{f_{\text{fase}}}{4}$.

Interpretación correcta


1.667 GHz es un objetivo teórico condicionado al desfase y al cierre con DFF, MUX y setup reales. Aún no es una frecuencia máxima validada del sistema completo.

Sin desacople · camino actual



Un ciclo contiene las dos sumas encadenadas; el margen se reduce al incluir los retardos del registro y la selección.

Con desfase · propuesta



Se corta el camino crítico y se desplaza la fase de control. La latencia aumenta, pero el throughput puede mantenerse en una fase por ciclo.

Trabajo necesario antes de cerrar la arquitectura

Definir la frontera exacta del registro, añadir sus bits de validez/selección, actualizar el decoder y volver a medir el circuito completo. Solo entonces puede cerrarse el conteo de FF y la frecuencia máxima.

1 fase/ciclo

throughput esperado

+1 ciclo

latencia por registro intermedio

+1 ciclo

desfase del control y la selección

Conseguido

- Arquitectura ajustada a entrada de 4 bits y salida Q4.2.
- CLA-NoCin específicos de 4 y 5 bits.
- Reducción del CLA-4b de 84 a 48 compuertas.
- NOR pseudo-NMOS con $\alpha = 0.9$.
- DFF reales seleccionados tras descartar alternativas con ripple.
- MUX 4:1, contador y decoder integrados.
- Funcionamiento satisfactorio a 1 GHz.

Por completar

- Implementar y evaluar el MUX interno $\frac{\varphi_0}{\varphi_2}$.
- Insertar el desacople entre etapas.
- Recontar DFF y compuertas del circuito completo.
- Medir timing incluyendo DFF, MUX, decoder y carga real.
- Validar la proyección de ≈ 1.667 GHz.
- Verificar todas las transiciones y corners requeridos.

48

compuertas · CLA 4 b

73

compuertas · CLA 5 b

1 GHz

sistema verificado

Conclusión

CIERRE

La arquitectura ya cumple la función de interpolación y opera correctamente a 1 GHz.

El principal avance fue reemplazar el datapath de 6 bits por una solución de entrada de 4 bits y salida Q4.2, junto con CLA sin C_{in} y NOR pseudo-NMOS. El límite actual no está en la función lógica, sino en cerrar el camino CLA4 $\rightarrow$ CLA5 con flip-flops reales.

Próxima decisión de diseño: fijar el desacople temporal y medir el sistema completo antes de afirmar la frecuencia máxima y el conteo final de FF.

4 $\rightarrow$ 6 bits

entrada entera $\rightarrow$ salida con 2 bits fraccionales

$\approx 43 \%$

reducción de compuertas en CLA 4 b

600 ps

período objetivo por fase