

Filtro de interpolación lineal

Arquitectura, configuración circuital y simulación transiente · GF180MCU

Mateo de la Cuadra
Vicente Florez
Alonso Rivera

Junio 2026

Entrada **4 bits**

Interpolación **$L = 4$**

Salida **6 bits**

Punto 1

Punto 1

Implementación del filtro propuesta

Implementación del filtro propuesta

PUNTO 1

Cuatro fases entre muestras

$$\varphi 0 \quad \frac{3x_{\text{old}} + x_{\text{new}}}{4} \quad 25 \%$$

$$\varphi 1 \quad \frac{x_{\text{old}} + x_{\text{new}}}{2} \quad 50 \%$$

$$\varphi 2 \quad \frac{x_{\text{old}} + 3x_{\text{new}}}{4} \quad 75 \%$$

$$\varphi 3 \quad x_{\text{new}} \quad 100 \%$$

Formato numérico Q4.2

La entrada es una muestra sin signo de **4 bits**. La salida usa **6 bits**: cuatro para la parte entera y dos LSB para representar incrementos de $\frac{1}{2}$ y $\frac{1}{4}$.

[b5 b4 b3 b2 . b1 b0]

Implementación sin multiplicadores

Definiendo $S = x_{\text{old}} + x_{\text{new}}$, el circuito genera los códigos $Y_k = 4\varphi_k$:

$$Y_0 = S + 2x_{\text{old}}, Y_1 = 2S, Y_2 = S + 2x_{\text{new}}, Y_3 = 4x_{\text{new}}.$$

Los factores 2 y 4 se implementan mediante desplazamientos de cableado.

Entrada: 0 a 15

Salida representable: 0 a 63

Resolución: $\frac{1}{4} = 0.25$

Etapa 1 · pseudo-CLA-NoCin de 4 bits

$$x_{\text{old}[3:0]} + x_{\text{new}[3:0]}$$



pseudo-CLA 4 b · Cin = 0



$S[4 : 0]$

Etapa 2 · pseudo-CLA-NoCin de 5 bits

- $Y_0 = S + (x_{\text{old}} \ll 1) \rightarrow \varphi_0$.
- $Y_2 = S + (x_{\text{new}} \ll 1) \rightarrow \varphi_2$.
- $Y_1 = S \ll 1 \rightarrow \varphi_1$ por cableado.
- $Y_3 = x_{\text{new}} \ll 2 \rightarrow \varphi_3$ por cableado.

El carry de salida del adder de 5 bits completa el sexto bit de Y_0 y Y_2 .

Se mantienen **dos adders de 5 bits**, pues el MUX interno para compartirlos no fue implementado.

Suma compartida
 S



φ_0
CLA 5 b



φ_1
cableado



φ_2
CLA 5 b



φ_3
cableado

Punto 2


Punto 2

Diagrama general de arquitectura propuesta

Diagrama general de la arquitectura

PUNTO 2


Camino de datos registrado



Señales calculadas por ciclo

El núcleo calcula $S = x_{\text{old}} + x_{\text{new}}$ y reutiliza ese resultado para construir φ_0 y φ_2 con adders de 5 bits. El registro de salida agregado desacopla el MUX de la carga externa y reduce el ripple observado en la salida.

Camino de control



Orden de salida

$00 \rightarrow \varphi_0$
 $01 \rightarrow \varphi_1$
 $10 \rightarrow \varphi_2$
 $11 \rightarrow \varphi_3$

Punto 3

Punto 3

Configuraciones circuitales elegidas

RCA inicial

Carry en serie y retardo creciente con el número de bits.



CLA-NoCin

Celdas específicas de **4 y 5 bits**. Cin se eliminó y se fijó a GND.



pseudo-NMOS

Las NOR del árbol de carry usan carga pseudo-NMOS para reducir el retardo.

$$\alpha = \frac{W_p}{W_n} = 0.9$$

valor seleccionado empíricamente

3.3 GHz

pseudo-CLA 4 b · FF ideales

2.5 GHz

pseudo-CLA 5 b · FF ideales

La configuración pseudo-NMOS aumentó la frecuencia en la mayoría de las transiciones medidas. Estas cifras caracterizan únicamente los adders; no incluyen el retardo de los flip-flops reales.

$\approx 300 \text{ ps}$

retardo del DFF real

$\approx 130 \text{ ps}$

retardo del SDFF_improved aislado

El DFF real limita la versión original a **1.46 GHz**. Al agregar un registro de salida, la alternativa **SDFF_improved** se vuelve viable porque el ripple queda desacoplado de la salida observada.

Registros del sistema

Entrada registrada

Registros de fase: 4×6

Salida registrada

Contador de fase

Total implementado

FF

4

24

6

2

36

Configuración seleccionada


La versión final usa el arreglo de salida para estabilizar la respuesta. Con esto se acepta la implementación con **SDFF_improved** a 1.8 GHz.

Optimización pendiente

Bastaría con **33 FF**: φ_3 no requiere bits de resolución extra y φ_1 solo necesita un bit fraccional para representar $\frac{1}{2}$.

MUX, contador y decoder

Counter	Fase	Posición	Código seleccionado
00	φ_0	25 %	$S + 2x_{\text{old}}$
01	φ_1	50 %	$2S$
10	φ_2	75 %	$S + 2x_{\text{new}}$
11	φ_3	100 %	$4x_{\text{new}}$



28

compuertas · MUX 4:1

3

compuertas · contador 2 b

9

compuertas · decoder

Las transmission gates del MUX se contabilizan como compuertas.

Conteo total de compuertas

Bloque combinacional	Compuertas
1× pseudo-CLA-NoCin de 4 bits	48
2× pseudo-CLA-NoCin de 5 bits	146
Contador de 2 bits	3
Decoder	9
MUX 4:1 de 6 bits	28
Total	234

194

compuertas · núcleo aritmético

40

compuertas · MUX y control

Detalle del pseudo-CLA de 4 bits

14 NAND + 3 NOR pseudo-NMOS + 7 XNOR + 24 INVx1
= **48 compuertas.**


El total excluye los 36 flip-flops y buffers de entrada/salida.

Punto 4

Punto 4

Simulación transiente: funcionamiento correcto

DFF original · 1.46 GHz nominal



Test funcional usado como referencia: fases ordenadas y salida Q4.2 correcta.

Qué debe observarse

- Cuatro fases ordenadas por cada par de muestras.
- Valores intermedios φ_0 , φ_1 y φ_2 .
- $\varphi_3 = x_{\text{new}}$.
- Dos LSB representando cuartos de unidad.
- Sin selecciones duplicadas ni fases omitidas.

Punto de operación nominal

Se deja como simulación funcional base la versión con **DFF real** operando a **1.46 GHz**.

Potencia medida: 34.99 mW.

Punto 5


Punto 5

Máxima frecuencia de operación y potencia

Frecuencia máxima aceptada y potencia

PUNTO 5

SDFF_improved · 1.8 GHz



Máxima frecuencia aceptada con onda completa correcta en la salida.

1.8 GHz

máxima frecuencia aceptada

≈ 556 ps

período de reloj

≈ 130 ps


retardo del SDFF_improved aislado

Potencia consumida

P = 45.75 mW

Valor medido para la simulación transiente final a 1.8 GHz.

Referencia con FF ideal solo a la salida · 2.0 GHz



Muestra que el datapath puede sostener 2 GHz si el desacople final no introduce retardo real.

Lectura del resultado

El arreglo de salida redujo el ripple y permitió que **SDFF_improved** fuera una alternativa viable. Con FF real se aceptó 1.8 GHz; con un FF ideal solo a la salida se observa operación a 2 GHz.

Comparación de alternativas

HLFF y SDFF fueron evaluados para aumentar frecuencia. Se retiene **SDFF_improved**. La variante de 2 GHz queda como respaldo, porque depende de un FF ideal en la salida.

Punto 6

Punto 6

Tabla resumen del sistema

Métrica	Composición / condición	Resultado
Flip-flops	36 implementados; 33 mínimos optimizando φ_3 y φ_1	36 / 33
Compuertas	Aritmética 194 + control/MUX 40	234
Funcional base	DFF real original	1.46 GHz
Frecuencia máxima	SDFF_improved con salida estable	1.8 GHz
Referencia ideal	FF ideal solo a la salida	2.0 GHz
Retardos FF	DFF real / SDFF_improved aislado	≈ 300 / ≈ 130 ps
Potencia	DFF 1.46 GHz / SDFF 1.8 GHz	34.99 / 45.75 mW

36

flip-flops implementados

1.8 GHz

frecuencia máxima final

234

compuertas combinacionales

33

FF mínimos con optimización

Punto 7

Punto 7

Mejoras posibles y resultados de respaldo

Reducir compuertas

Implementar un MUX interno que entregue a un único CLA de 5 bits las entradas S y x_{old} o x_{new} según la fase. Esto permitiría reemplazar los dos CLA5 actuales por uno compartido.

Aumentar velocidad por dispositivo


Ajustar el voltaje de base para reducir V_{th} efectivo de los transistores. La ventaja esperada es menor delay; el costo debe evaluarse en potencia, robustez y variación de proceso.

Optimizar MUX de salida


Con Sdff_improved, el MUX pasa a ser un cuello de botella relevante. Buscar una celda MUX más rápida podría aumentar la frecuencia máxima sin cambiar el filtro.

Estas mejoras apuntan a dos frentes distintos: menor área combinacional mediante reutilización del CLA5, y mayor frecuencia mediante reducción de delays en celdas críticas.

Salida CLA para diferentes valores de alpha




Delays para diferentes alpha



El valor seleccionado fue $\alpha = \frac{W_p}{W_n} = 0.9$, elegido empíricamente por entregar mejores tiempos en la mayoría de las transiciones evaluadas.

CLA 4bit con DFF real



CLA 5bit con DFF real

