PUC-Minas - Ciência da Computação

ARQ1 - Guia 08

Período: 24-28/09/2012

Tema: Introdução à linguagem Verilog Atividade: Circuitos sequenciais – Flip-Flops

Todos os circuitos deverão ser simulados no Logisim.


01.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 5 bits (estágios), com carga unitária no primeiro estágio. DICA: Ver modelo anexo.


- 02.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 5 bits (estágios), com carga inicial em todos os estágios.
- 03.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular para a direita, com 5 bits (estágios), com carga unitária no primeiro estágio.
- 04) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido, para a esquerda, com 5 bits (estágios), com carga unitária no primeiro estágio. DICA: Ver modelo anexo.
- 05.) Projetar e descrever em Verilog um módulo para implementar um conversor paralelo-série para 05 bits.


DICA: Ver modelo anexo.

## **Extras**


- 06.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular para a direita, com 5 bits (estágios), com carga inicial em todos os estágios.
- 07.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido, para a direita, com 5 bits (estágios), com carga inicial em todos os estágios.

















Frequency Division (by 2)

```
module dff ( output q, output qnot,
                                                         module srff (output q, output qnot,
             input d, input clk);
                                                                       input s, input r, input clk);
reg q, qnot;
                                                         reg q, qnot;
always @( posedge clk )
                                                         always @( posedge clk )
begin
                                                         begin
  q \le d;
                qnot <= \sim d;
                                                           if (s & ~r)
end
                                                            begin
                                                            q <= 1;
                                                                         qnot \le 0;
endmodule // dff
                                                            end
module tff ( output q, output qnot,
                                                           else
            input t, input clk,
                                                             if (~s & r)
            input preset, input clear );
                                                             begin
                                                              q <= 0;
                                                                         qnot \ll 1;
reg q, qnot;
                                                             end
                                                             else
always @( posedge clk )
                                                              if (s&r)
begin
                                                               begin
if (~clear)
                                                                         qnot <= 0; // arbitrary
                                                               q <= 0;
begin
                                                               end
 q <= 0;
                qnot <= 1;
                                                         end
 end
else
                                                         endmodule // srff
 if (~preset)
 begin
                                                         module jkff (output q, output qnot,
  q <= 1;
                qnot \le 0;
                                                                       input j, input k, input clk);
 end
                                                         reg q, qnot;
 else
 begin
                                                         always @( posedge clk )
  if (t)
                                                         begin
   begin
                                                           if ( j & ~k )
    q <= ~q;
                qnot <= ~qnot;
                                                            begin
   end
                                                             q <= 1;
                                                                          qnot \le 0;
 end
                                                            end
end
                                                            else
                                                             if (~j & k)
endmodule // tff
                                                             begin
                                                              q <= 0;
                                                                          qnot <= 1;
                                                             end
                                                             else
                                                              if (j&k)
                                                               begin
                                                               q \le q; q \le q 
                                                               end
                                                         end
                                                         endmodule // jkff
```