PUC-Minas - Ciência da Computação

ARQ1 - Guia 08

Período: 09-14/04/2012

Tema: Introdução à linguagem Verilog Atividade: Circuitos sequenciais – Flip-Flops


Todos os circuitos deverão ser simulados no Logisim.


01.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 4 bits (estágios), com carga unitária no primeiro estágio. DICA: Ver modelo anexo.


- 02.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 4 bits (estágios), com carga inicial em todos os estágios.
- 03.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular para a direita, com 4 bits (estágios), com carga unitária no primeiro estágio.
- 04) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido, para a esquerda, com 4 bits (estágios), com carga unitária no primeiro estágio. DICA: Ver modelo anexo.
- 05.) Projetar e descrever em Verilog um módulo para implementar um conversor paralelo-série para 04 bits. DICA: Ver modelo anexo.

Extras


- 06.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular para a direita, com 4 bits (estágios), com carga inicial em todos os estágios.
- 07.) Projetar e descrever em Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido, para a direita, com 4 bits (estágios), com carga inicial em todos os estágios.



















```
module dff ( output q, output qnot,
                                                          module srff ( output q, output qnot,
             input d, input clk);
                                                                        input s, input r, input clk);
reg q, qnot;
                                                          reg q, qnot;
always @( posedge clk )
                                                          always @( posedge clk )
begin
                                                          begin
  q \le d;
                qnot \leq ~d;
                                                             if (s & ~r)
end
                                                             begin
                                                              q <= 1;
                                                                           qnot \le 0;
endmodule // dff
                                                             end
module tff ( output q, output qnot,
                                                             else
            input t, input clk,
                                                              if (~s & r)
            input preset, input clear );
                                                              begin
                                                               q \le 0;
                                                                           qnot \le 1;
                                                               end
reg q, qnot;
                                                              else
                                                               if (s&r)
always @( posedge clk )
begin
                                                                begin
if (~clear)
                                                                q \le 0;
                                                                         qnot <= 0; // arbitrary
 begin
                                                                end
 q \le 0;
                qnot <= 1;
                                                          end
 end
else
                                                          endmodule // srff
 if (~preset)
 begin
                                                          module jkff ( output q, output qnot,
  q <= 1;
                qnot \le 0;
                                                                        input j, input k, input clk );
 end
                                                          reg q, qnot;
 else
                                                          always @( posedge clk )
 begin
   if (t)
                                                          begin
                                                             if ( j & ~k )
   begin
                                                             begin
    q <= ~q;
                qnot <= ~qnot;
                                                                           qnot \le 0;
    end
                                                              q <= 1;
 end
                                                             end
end
                                                             else
                                                              if (~j & k)
endmodule // tff
                                                              begin
                                                               q \le 0;
                                                                           qnot <= 1;
                                                              end
                                                              else
                                                               if (j & k)
                                                                begin
                                                                q \le q; q \le qnot q \le q
                                                                end
                                                          end
                                                          endmodule // jkff
```