EA773 - Laboratório de Circuitos Lógicos Relatório do Projeto Final

Autor: Mateus Henrique Silva Araújo

RA: 184940

Data: 01/11/2022

1) Introdução:

Esta atividade tem como intuito juntar as habilidades e os circuitos desenvolvidos até então para possibilitar a implementação de um computador simplificado. O objetivo final é implementar um circuito com comportamento análogo ao de um computador, o qual deverá ser composto por uma unidade central de processamento (CPU-Central Processing Unit), uma unidade de memória ROM (responsável pelo armazenamento dos programas) e uma unidade de memória RAM (responsável pelo armazenamento dos dados), operando com instruções de 1 e 2 bytes (com jogo de instruções especificado) e dados de 4 bits.

Para facilitar a leitura e compreensão tanto deste relatório quanto do projeto em si, iniciaremos este texto apresentando uma visão geral dos componentes mais importantes de cada parte do computador simplificado. Isto será feito visando não só introduzir o comportamento dos circuitos implementados, mas também explicitar os sinais de controle que percorrem cada um deles. Em seguida, as especificações, minimizações e simulações desses sistemas serão apresentadas.

2) Visão Geral:

O computador simplificado é composto por três grandes módulos: "memprog", "ram" e "cpu". O primeiro destes implementa a unidade de memória de programa do computador, contendo quatro módulos de memória ROM 64x8 selecionáveis individualmente, cada qual apresentando um programa específico. O segundo módulo implementa uma memória RAM 16x4, a qual será utilizada para o armazenamento de dados manipulados por programas em execução. Já o terceiro destes, o módulo "cpu", implementa a unidade de processamento do computador, sendo responsável tanto por gerar os sinais de controle para comunicação entre as três partes do sistema, quanto por realizar operações lógicas e aritméticas dos programas em execução. O diagrama esquemático do computador simplificado está disposto na figura 1.




Figura 1: Diagrama esquemático do circuito final do computador simplificado.

O módulo "memprog" foi desenvolvido de forma semelhante ao módulo "rom_4block" da atividade de laboratório anterior, isto é, as quatro unidades de memória ROM 64x8 que o integram são implementadas a partir de unidades de memória ROM menores. Estas, por sua vez, são construídas a partir de um decodificador binário para one-hot e de um arranjo de portas GND e VCC ligadas a um único barramento de saída, protegido com lógica tri-state.

A principal diferença deste módulo em questão ao já feito anteriormente é que, ao invés das unidades 64x8 usarem recursivamente de unidades de memória menores (32x8, 16x8 e 16x4), no módulo "memprog" elas são compostas diretamente por memórias 16x8, configuradas uma a uma com as combinações de bits que implementam os programas indicados no roteiro da atividade. Nas figuras 2, 3 e 4, estão dispostos, respectivamente, os circuitos internos do módulo "memprog", de uma das unidades de memória 64x8 deste, bem como de uma das memórias base 16x8 desta.




Figura 2: Diagrama esquemático do módulo "memprog". Este módulo implementa a memória de programa do computador, sendo constituído por 4 unidades de memória ROM não volátil 64x8. Cada uma destas unidades contém um programa que pode ser executado pelo computador simplificado.




Figura 3: Diagrama esquemático do módulo "rom64x8_3" apresentado logo acima. Este módulo implementa uma das unidades de memória ROM 64x8 do módulo "memprog" utilizando de 4 unidades de memória ROM 16x8 (uma para cada 16 endereços).




Figura 4: Diagrama esquemático do módulo "rom16x8_30" apresentado logo acima. São módulos deste tipo que agem como base para guardar o código dos programas a serem executadas para o teste do computador simplificado.

O módulo "ram" é exatamente igual ao implementado na atividade de laboratório anterior, já tendo sido, portanto, especificado, minimizado e testado. Dessa forma, não será necessário repetir tal processo, fato que facilita consideravelmente o desenvolvimento do circuito final.

O diagrama esquemático do módulo "*cpu*" está disposto na figura 5. Este sistema é composto por quatro subcircuitos, cuja interação possibilita o desempenho das funções da unidade de processamento central. São eles:

- Relógio (figura 6): é responsável por gerar o *clock* fornecido a todos os componentes sequenciais do computador;
- Contador de Programa (figura 7): utiliza do módulo "contador_mod_256" implementado em atividades anteriores para fornecer os endereços a serem acessados na memória ROM do computador. Além disso, ele também apresenta um multiplexador (controlado pelo decodificador de instruções) que seleciona entre dois barramentos para possibilitar a implementação de instruções de desvio;
- Decodificador de Instruções (figura 8): é responsável por gerar todos os sinais de controle que comandam não só os circuitos internos do módulo "*cpu*", mas também as entradas de seleção e endereço da memória RAM. Ele é constituído por três decodificadores distintos, cada um específico para um tipo de instrução;
- ULA (figura 9): é encarregado de realizar as operações lógicas e aritméticas do computador simplificado. Ele está fundamentado no módulo "bus_ula", que implementa a ULA Estendida desenvolvida em laboratórios passados. Além disso, ele também consta de um multiplexador que seleciona entre barramentos para determinar qual será o operador de entrada da ULA.




Figura 5: Diagrama esquemático do módulo "cpu". Este módulo é composto por 4 subcircuitos com funções distintas: Relógio, Contador de Programa, ULA e Decodificador de Instruções. Estes módulos estão apresentados nas figuras 6 a 9 com maior definição.




Figura 6: Subcircuitos Relógio e Contador de programas apresentados em maior definição. O relógio é responsável por fornecer o "clock" para todos os componentes sequenciais do computador. O Contador de programa é encarregado de gerar os endereços para acesso da memória de programa. Este subcircuito emprega o módulo "contador_mod_256", que foi desenvolvido na atividade de laboratório 3.




Figura 7: Subcircuito Decodificador de Instruções, responsável por gerar os sinais de controle tanto para os demais subcircuitos do módulo "cpu", quanto para as entradas do módulo "ram".




Figura 7: Subcircuito ULA, responsável por realizar as operações lógicas e aritméticas do computador simplificado. Ele emprega o módulo "bus ula", que foi desenvolvido na atividade de laboratório 4.

3) Jogo de instruções:

Antes de nos aprofundarmos no funcionamento de cada componente do computador simplificado, é conveniente especificarmos o jogo de instruções sobre o qual ele operará. Nesse projeto, teremos instruções de 1 e 2 bytes divididas em três tipos: aritméticas, de transferência e de desvio. As instruções do primeiro tipo realizam operações lógicas e aritméticas na ULA da unidade de processamento central. As do segundo tipo promovem a movimentação de dados entre os registradores da ULA, as memórias e as chaves externas. As do terceiro tipo são capazes de alterar condicional e incondicionalmente o fluxo de execução sequencial do programa.

A tabela a seguir expõe o jogo de instruções a ser implementado. Nela, as duas primeiras colunas correspondem a parte mais ("4 bits +s") e menos ("4 bits -s") significativa do código de operação, a terceira coluna indica se a operação apresenta operando (ou seja, se a próxima instrução fornecida pela memória de programa deve ser tratada como entrada para alguma função), a quarta coluna indica o apelido da instrução, a quinta apresenta a operação que o código deve gerar e, por fim, a sexta mostra uma descrição desta operação. Além disso, vale destacar que as instruções com operando, isto é, aquelas que apresentam dois bytes, são executadas em dois ciclos de *clock*, pois foi definido que as memórias ROMs empregues deveriam apresentam palavras se somente um byte.

Códi; operac by 4 bits +s		Operando (1 byte)	Mnemônico da instrução	Operação	Descrição			
	Aritméticas							
0001	0000		ADD	$AC \leftarrow A + B$	Soma os registradores A e B, colocando o resultado no acumulador e alterando as flags			
0001	0010		ADDC	$AC \leftarrow A + B + C$	Soma os registradores A e B e o carry, colocando o resultado no acumulador e alterando as flags			
0001	0100		SUB	$AC \leftarrow A - B$	Subtrai os registradores A e B, colocando o resultado no acumulador e alterando as flags			
0001	0110		INC	$AC \leftarrow A + 1$	Incrementa o registrador A em 1, colocando o resultado no acumulador e alterando as flags			
0001	0111		DEC	$AC \leftarrow A - 1$	Decrementa o registrador A em 1, colocando o resultado no acumulador e alterando as flags			
0001	1000		NEG	$AC \leftarrow -A$	Realiza o complemento de 2 do registrador A, colocando o resultado no acumulador e alterando as flags			
0001	1001		CMPL	$AC \leftarrow \sim A$	Realiza a negação bit a bit do registrador A, colocando o resultado no acumulador e alterando as flags			
0001	1010		CLRA	<i>A</i> ← 0	Zera o registrador A sem afetar as flags			
0001	1011		CLRB	<i>B</i> ← 0	Zera o registrador B sem afetar as flags			
0001	1100		CLRAC	$AC \leftarrow 0$	Zera o registrador AC sem afetar as flags			
0001	1101		CLRFL	$FL \leftarrow 0$	Zera o registrador FL (alterando as flags)			
	1		T	Transfe				
0100	0000		MOV A, AC	$A \leftarrow AC$	Move o conteúdo do acumulador para o registrador A sem afetar as flags			
0100	0001		MOV B, AC	$B \leftarrow AC$	Move o conteúdo do acumulador para o registrador B sem afetar as flags			
0100	0010	OP	LDA OP	$A \leftarrow [OP]$	Carrega o registrador A com o valor armazenado no endereço OP da memória de programa sem afetar as flags			
0100	0011	OP	LDB OP	$B \leftarrow [OP]$	Carrega o registrador B com o valor armazenado no endereço OP da memória de programa sem afetar as flags			
0100	0100	OP	ST OP	$[OP] \leftarrow AC$	Armazena o conteúdo do registrador AC no endereço OP da memória de dados sem afetar as flags			
0100	0101	OP	LDAI OP	$A \leftarrow OP$	Carrega o registrador A com o valor de OP sem afetar as flags			
0100	0110	OP	LDBI OP	$B \leftarrow OP$	Carrega o registrador B com o valor de OP sem afetar as flags			
0100	0111		INA	$A \leftarrow SW[30]$	Carrega o registrador A com o valor das chaves $SW[30]$ sem afetar as flags			
0100	1000		INB	$B \leftarrow SW[30]$	Carrega o registrador B com o valor das chaves SW[30] sem afetar as flags			
0100	1001	OP	IN OP	$[OP] \leftarrow SW[30]$	Carrega na posição de memória de programa indicada por OP o valor das chaves <i>SW</i> [30] sem afetar as flags			
				Des				
1000	0000	OP	B OP	$PC \leftarrow OP$	Continua a execução a partir do endereço fornecido por OP			
1000	0001	OP	BEQ OP	$PC \leftarrow OP \text{ se } Z = 1$	Continua a execução a partir do endereço fornecido por OP se $Z = 1$. Caso contrário mantém a execução sequencial			
1000	0010	OP	BNEQ OP	$PC \leftarrow OP \text{ se } Z = 0$	Continua a execução a partir do endereço fornecido por OP se $Z = 0$. Caso contrário mantém a execução sequencial			
1000	0011	OP	BCS OP	$PC \leftarrow OP \text{ se } C = 1$	Continua a execução a partir do endereço fornecido por OP se $C = 1$. Caso contrário mantém a execução sequencial			
1000	0100	OP	BCC OP	$PC \leftarrow OP \text{ se } C = 0$	Continua a execução a partir do endereço fornecido por OP se $C = 0$. Caso contrário mantém a execução sequencial			

1000	0101	OP	BMI OP	$PC \leftarrow OP \text{ se } N = 1$	Continua a execução a partir do endereço fornecido por OP se $N = 1$. Caso contrário mantém a execução sequencial
1000	0110	OP	BPL OP	$PC \leftarrow OP \text{ se } N = 0$	Continua a execução a partir do endereço fornecido por OP se $N = 0$. Caso contrário mantém a execução sequencial
1000	0111	OP	BVS OP	$PC \leftarrow OP \text{ se } V = 1$	Continua a execução a partir do endereço fornecido por OP se $V = 1$. Caso contrário mantém a execução sequencial
1000	1000	OP	BVC OP	$PC \leftarrow OP \text{ se } V = 0$	Continua a execução a partir do endereço fornecido por OP se $V = 0$. Caso contrário mantém a execução sequencial
1000	1001	OP	ВНІ ОР	$PC \leftarrow OP \text{ se } C = 1 \text{ e } Z = 0$	Continua a execução a partir do endereço fornecido por OP se $C = 1$ e $Z = 0$. Caso contrário mantém a execução sequencial
1000	1010	OP	BLS OP	$PC \leftarrow OP \text{ se } C = 0 \text{ ou } Z = 1$	Continua a execução a partir do endereço fornecido por OP se $C = 0$ ou $Z = 1$. Caso contrário mantém a execução sequencial
1000	1011	OP	BGE OP	$PC \leftarrow OP \text{ se } N = V$	Continua a execução a partir do endereço fornecido por OP se $N = V$. Caso contrário mantém a execução sequencial
1000	1100	OP	BLT OP	$C \leftarrow OP \text{ se } N \neq V$	Continua a execução a partir do endereço fornecido por OP se $N \neq V$. Caso contrário mantém a execução sequencial
1000	1101	OP	BGT OP	$C \leftarrow OP \text{ se } Z = 0$ $e N = V$	Continua a execução a partir do endereço fornecido por OP se $Z = 0$ e $N = V$. Caso contrário mantém a execução sequencial
1000	1110	OP	BLE OP	$C \leftarrow OP \text{ se } Z = 1$ ou $N \neq V$	Continua a execução a partir do endereço fornecido por OP se $Z = 1$ ou $N \neq V$. Caso contrário mantém a execução sequencial
1000	1111		STP	$PC \leftarrow PC$	Mantém o contador de programa no valor atual

4) Programas do computador simplificado:

Os programas que serão executados pelo computador foram estabelecidos no roteiro do projeto, sendo cada um armazenados em uma das unidades de memória ROM 64x8 do módulo "memprog". Nas quatro tabelas abaixo estão dispostos tanto as instruções quanto suas respectivas representações binárias dos códigos que formam dos programas A (Teste de Aritmética), B (Teste de transferência), C (Teste de Desvio) e D (Multiplicação). A relação de endereço e conteúdo da tabela foi utilizada para a implementação das unidades de memória ROM 16x8 que integram a memória de programa.

Programa A – Teste de Aritmética

Rótulo	Instrução	Operando	Endereço	Conteúdo
	,		00000000	01000101
	LDAI	5	00000001	00000101
	LDBI	3	00000010	01000110
1	LDDI	3	00000011	00000011
	SUB	-	00000100	00010100
-	INC		00000101	00010110
1	DEC	-1	00000110	00010111
1	NEG	-1	00000111	00011000
	CMPL	-	00001000	00011001
1	CLRA	-1	00001001	00011010
-	CLRB		00001010	00011011
	CLRAC		00001011	00011100
	CLRFL	-	00001100	00011101
	STP		00001101	10001111

Programa B – Teste de Transferência

	FTOgrama	$\mathbf{D} - 1\mathbf{e}\mathbf{s}\mathbf{i}\mathbf{e}\mathbf{u}\mathbf{e}$	Transferenc	1a
Rótulo	Instrução	Operando	Endereço	Conteúdo
	INA		00000000	01000111
	INB		00000001	01001000
	ADD		00000010	00010000
	MOVA		00000011	01000000
	MOVB		00000100	01000001
	ADD		00000101	00010000
	ST	0	00000110	01000100
	31	U	00000111	00000000
	ST	1	00001000	01000100
	31	1	00001001	00000001
	LDA	0	00001010	01000010
	LDA	U	00001011	00000000
	I DD	1	00001100	01000011
	LDB	1	00001101	00000001
	INI	3	00001110	01001001
	IN		00001111	00000011
	IN	4	00010000	01001001
	IIN	4	00010001	00000100
	LDA	3	00010010	01000010
	LDA	3	00010011	00000011
	LDB	4	00010100	01000011
	LDB	4	00010101	00000100
	LADI	7	00010110	01000101
	LADI	/	00010111	00000111
	LDBI	1	00011000	01000110
	LDDI	1	00011001	00000001
	ADD		00011010	00010000
	CLRA		00011011	00011010
	CLRB		00011100	00011011
	CLRAC		00011101	00011100
	CLRFL		00011110	00011101
	STP		00011111	10001111

Programa C – Teste de Desvio

		na C – Teste		~
Rótulo	Instrução	Operando	Endereço	Conteúdo
	В	P1	00000000	10000000
	Б	П	00000001	00000011
	STP		00000010	10001111
P1:	CLRFL		00000011	00011101
	BNEQ	P2	00000100	10000010
	DNEQ	P2	00000101	00000111
	STP		00000110	10001111
P2:	BCC	Р3	00000111	10000100
			00001000	00001010
	STP		00001001	10001111
P3:	BPL	P4	00001010	10000110
		Г4	00001011	00001101
	STP		00001100	10001111
P4:	BVC	P5	00001101	10001000
		F3	00001110	00010000

	ı			T
	STP		00001111	10001111
P5:	INA		00010000	01000111
	INB		00010001	01001000
	SUB		00010010	00010100
	BCS	P6	00010011	10000011
	DCS	10	00010100	00010110
	STP		00010101	10001111
P6:	BHI	P7	00010110	10001001
	DIII	1 /	00010111	00011001
	STP		00011000	10001111
P7:	BGE	P8	00011001	10001011
	DOL	10	00011010	00011100
	STP		00011011	10001111
P8:	BGT	P9	00011100	10001101
	DOI	19	00011101	00011111
	STP		00011110	10001111
P9:	INA		00011111	01000111
	INB		00100000	01001000
	SUB		00100001	00010100
	BMI	P10	00100010	10000101
	DIVII	P10	00100011	00100101
	STP		00100100	10001111
P10:	DI C	D11	00100101	10001010
	BLS	P11	00100110	00101000
	STP		00100111	10001111
P11:	ргт	P12	00101000	10001100
	BLT	P12	00101001	00101011
	STP		00101010	10001111
P12:	DIE	D12	00101011	10001110
	BLE	P13	00101100	00101110
	STP		00101101	10001111
P13:	INA		00101110	01000111
	INB		00101111	01001000
	SUB		00110000	00010100
	DVC	D14	00110001	10000111
	BVS	P14	00110010	00110100
	STP		00110011	10001111
P14:	INA		00110100	01000111
	INB		00110101	01001000
	SUB		00110110	00010100
	DEO	D17	00110111	10000001
	BEQ	P15	00111000	00111010
	STP		00111001	10001111
P15:	STP		00111010	10001111

Programa D – Multiplicação

	υ		1 3	
Rótulo	Instrução	Operando	Endereço	Conteúdo
	CLRAC		00000000	00011100
	CLRFL		00000001	00011101
	ST	2	00000010	01000100
	31	2	00000011	00000010
	ST	3	00000100	01000100

			00000101	00000011
	77.1		00000101	00000011
	INA		00000110	01000111
	ADD		00000111	00010000
	BEQ	FIM	00001000	10000001
	DLQ	1 11/1	00001001	00101010
	ST	0	00001010	01000100
	51	0	00001011	00000000
	CLRA		00001100	00011010
	INB		00001101	01001000
	ADD		00001110	00010000
	ST	1	00001111	01000100
	31	1	00010000	00000001
	ST	2	00010001	01000100
	31	2	00010010	00000010
VOLTA:	IDA	0	00010011	01000010
	LDA	U	00010100	00000000
	DEC		00010101	00010111
	DEC		00010110	10000001
	BEQ	FIM	00010111	00101010
	CTT	0	00011000	01000100
	ST	0	00011001	00000000
	IDA	2	00011010	01000010
	LDA	2	00011011	00000010
	LDB	1	00011100	01000011
	LDD	1	00011101	00000001
	ADD		00011110	00010000
	ST	2	00011111	01000100
	31	2	00100000	00000010
	ВСС	VOLTA	00100001	10000100
	ьсс	VOLTA	00100010	00010011
	LDA	2	00100011	01000010
	LDA	3	00100100	00000011
	INC		00100101	00010110
	CT	2	00100110	01000100
	ST	3	00100111	00000011
	В	VOLTA	00101000	10000000
	D	VOLTA	00101001	00010011
FIM:	IDA	2	00101010	01000010
	LDA	3	00101011	00000011
	I DD	2	00101100	01000011
	LDB		00101101	00000010
	CLRAC		00101110	00011100
	CLRFL		00101111	00011101
	STP		00110000	10001111

Assim como requisitado pelo roteiro da atividade, o programa A foi armazenado no bloco 0 da unidade de memória ROM, o programa B, no bloco 1; o programa C, no bloco 2 e o programa D, no bloco 4. A próxima seção apresenta a implementação destas memórias.

5) Memória de Programa:

Iniciando a análise particular dos componentes desenvolvidos, vamos, primeiramente, abordar o módulo "memprog" que, assim como mostrado em seu diagrama esquemático na figura 2, é composto por quatro unidades de memória ROM 64x8 selecionáveis. Cada uma dessas memórias é composta por 4 unidades de memória ROM 16x8 independentes e selecionáveis, as quais foram implementadas de maneira análoga às memórias ROM 16x4 da atividade de laboratório 5. Para facilitar o entendimento da hierarquia desse módulo, a figura 8 apresenta a relação de módulos usados dentro de cada circuito.




Figura 8: hierarquia do módulo "memprog". Este módulo consiste em quatro memórias ROM 64x8 selecionáveis, cada qual contendo 4 memórias ROM 16x8 selecionáveis.

A seguir, estão a especificação, minimização e simulações feitas para cada um dos módulos internos de "memprog" construídos:

I. Projeto dos módulos ROM 16x8:

I.I. Escopo:

Projeto de circuitos combinacionais que implementem dispositivos de memória não volátil de leitura exclusiva com 16 palavras de memória de 8 bits. Os dispositivos devem ser implementados de modo a conter o conteúdo adequado para a implementação de cada módulo usado no projeto.

I.II. Especificação de alto nível:

```
Entradas: \underline{addr} = (addr_3, addr_2, addr_1, addr_0), \text{ com } addr_i \in \{0,1\} \text{ e } i = 0, \dots, 3; \underline{SEL} \in \{0,1\}. \underline{Saida:} \underline{d} = (d_7, d_6, d_5, d_4, d_3, d_2, d_1, d_0), \text{ com } d_i \in \{0,1\} \text{ e } i = 0, \dots, 7. \underline{Função} \ de \ Saida: \underline{d} = \left\{ \underline{addr} \right\}, \quad se \ SEL = 1, \\ ZZZZ, \quad se \ SEL = 0, \\ \text{onde } [addr] \ \text{significa o conteúdo da memória no endereço indicado pela entrada } addr.
```

I.III. Especificação binária:

Saída:

```
Entradas: \underline{addr} = (addr_3, addr_2, addr_1, addr_0), \text{ com } addr_i \in \{0,1\} \text{ e } i = 0, \dots, 3; \underline{SEL} \in \{0,1\}.
```

Função de saída:

Cada módulo do tipo ROM 16x8 apresenta uma função de saída distinta, a qual depende do conteúdo contido nele. Este conteúdo varia de acordo com o programa que será implementado em cada unidade ROM 64x8. Dessa forma, nas tabelas abaixo estão apresentadas as relações de conteúdo em função dos endereços utilizada para implementar cada uma das ROM 16x8 deste projeto. Para compreender tais tabelas, é de suma importância verificar não só a composição de cada módulo ROM 64x8 apresentada na figura 7, mas também os programas que devem ser armazenados neles (mostrados na seção anterior). É válido ressaltar que, como não foi especificado o tratamento que deveria ser dado para posições de memória não usadas, elas foram preenchidas com zero.

Módulo "rom16x8_00"				
addr	<u>d</u>			
0000	01000101			
0001	00000101			
0010	01000110			
0011	00000011			
0100	00010100			
0101	00010110			
0110	00010111			
0111	00011000			
1000	00011001			
1001	00011010			
1010	00011011			
1011	00011100			
1100	00011101			
1101	10001111			
1110	00000000			
1111	00000000			

Módulo "rom16x8_zerada"				
addr	<u>d</u>			
0000	00000000			
0001	00000000			
0010	00000000			
0011	00000000			
0100	00000000			
0101	00000000			
0110	00000000			
0111	00000000			
1000	00000000			
1001	00000000			
1010	00000000			
1011	00000000			
1100	00000000			
1101	00000000			
1110	00000000			
1111	00000000			

Módulo " <i>rom16x8_10</i> "			
<u>addr</u>	<u>d</u>		
0000	01000111		
0001	01001000		
0010	00010000		
0011	01000000		
0100	01000001		
0101	00010000		
0110	01000100		
0111	00000000		
1000	01000100		
1001	00000001		
1010	01000010		
1011	00000000		
1100	01000011		
1101	00000001		
1110	01001001		
1111	00000011		

Módulo "rom16x4_11"			
<u>addr</u>	<u>d</u>		
0000	01001001		
0001	00000100		
0010	01000010		
0011	00000011		
0100	01000011		
0101	00000100		
0110	01000101		
0111	00000111		
1000	01000110		
1001	00000001		
1010	00010000		
1011	00011010		
1100	00011011		
1101	00011100		
1110	00011101		
1111	10001111		

Módulo "rom16x8_20"		
<u>addr</u>	<u>d</u>	
0000	10000000	
0001	00000011	
0010	10001111	
0011	00011101	
0100	10000010	
0101	00000111	
0110	10001111	
0111	10000100	
1000	00001010	
1001	10001111	
1010	10000110	
1011	00001101	
1100	10001111	
1101	10001000	
1110	00010000	
1111	10001111	

Módulo "rom16x8_21"			
addr	<u>d</u>		
0000	01000111		
0001	01001000		
0010	00010100		
0011	10000011		
0100	00010110		
0101	10001111		
0110	10001001		
0111	00011001		
1000	10001111		
1001	10001011		
1010	00011100		
1011	10001111		
1100	10001101		
1101	00011111		
1110	10001111		
1111	01000111		

	Módulo "rom16x8_22"			Iódulo 16x4_23"
<u>addr</u>	<u>d</u>		<u>addr</u>	<u>d</u>
0000	01001000		0000	00010100
0001	00010100		0001	10000111
0010	10000101		0010	00110100
0011	00100101		0011	10001111
0100	10001111		0100	01000111
0101	10001010		0101	01001000
0110	00101000		0110	00010100
0111	10001111		0111	10000001
1000	10001100		1000	00111010
1001	00101011		1001	10001111
1010	10001111		1010	10001111
1011	10001110		1011	00000000
1100	00101110		1100	00000000
1101	10001111		1101	00000000
1110	01000111		1110	00000000
1111	01001000		1111	00000000

Módulo "rom16x8_30"		Módulo "rom16x8_31"		Módulo "rom16x8_32"		Módulo "rom16x4_33"	
<u>addr</u>	<u>d</u>	<u>addr</u>	<u>d</u>	addr	<u>d</u>	addr	<u>d</u>
0000	00011100	0000	00000001	0000	00000010	0000	10001111
0001	00011101	0001	01000100	0001	10000100	0001	00000000
0010	01000100	0010	00000010	0010	00010011	0010	00000000
0011	00000010	0011	01000010	0011	01000010	0011	00000000
0100	01000100	0100	00000000	0100	00000011	0100	00000000
0101	00000011	0101	00010111	0101	00010110	0101	00000000
0110	01000111	0110	10000001	0110	01000100	0110	00000000
0111	00010000	0111	00101010	0111	00000011	0111	00000000
1000	10000001	1000	01000100	1000	10000000	1000	00000000
1001	00101010	1001	00000000	1001	00010011	1001	00000000
1010	01000100	1010	01000010	1010	01000010	1010	00000000
1011	00000000	1011	00000010	1011	00000011	1011	00000000
1100	00011001	1100	01000011	1100	01000011	1100	00000000
1101	01001000	1101	00000001	1101	00000010	1101	00000000
1110	00010000	1110	00010000	1110	00011100	1110	00000000
1111	01000100	1111	01000100	1111	00011101	1111	00000000

I.IV. Minimizações:

Para a implementação das ROMs 16x8, foi utilizado a mesma configuração que as unidades de memória ROM 16x4 desenvolvidas na atividade anterior, com a diferença que foram adicionadas mais outros 4 bits de saída. Dessa forma, o módulo "decodificadorBIN_ONEH" (descrito no laboratório anterior) e as portas GND e VCC foram empregues, tornando desnecessária qualquer minimização.

I.V. Esquemático dos circuitos:

Os diagramas esquemáticos de cada módulo ROM 16x8 desenvolvidos estão apresentados nas figuras 9 a 20.




Figura 9: Diagrama esquemático do circuito do módulo "rom16x8_00" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_0".




Figura 10: Diagrama esquemático do circuito do módulo "rom16x8_zerada" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá algumas das ROM 64x8 do módulo "memprog". Esse circuito foi desenvolvido para poder preencher endereços não codificados com instruções com bits zero.




Figura 11: Diagrama esquemático do circuito do módulo "rom16x8_10" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_1".




Figura 12: Diagrama esquemático do circuito do módulo "rom16x8_11" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_1".




Figura 13: Diagrama esquemático do circuito do módulo "rom16x8_20" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_2".




Figura 14: Diagrama esquemático do circuito do módulo "rom16x8_21" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_2".




Figura 15: Diagrama esquemático do circuito do módulo "rom16x8_22" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_2".




Figura 16: Diagrama esquemático do circuito do módulo "rom16x8_23" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_2".




Figura 17: Diagrama esquemático do circuito do módulo "rom16x8_30" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_3".




Figura 18: Diagrama esquemático do circuito do módulo "rom16x8_31" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8 3".




Figura 19: Diagrama esquemático do circuito do módulo "rom16x8_32" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_3".




Figura 20: Diagrama esquemático do circuito do módulo "rom16x8_33" o qual implementa uma unidade de memória com 16 palavras de 8 bits e constituirá o módulo "rom64x8_3".

I.VI. Simulações:

Para testar as unidades de memórias desenvolvidas, cada uma delas passou por uma simulação acessando todos os seus endereços e comparando os valores de saída obtidos com os esperados (presentes nas tabelas de especificação). Um exemplo dessas simulações está apresentado na figura 21, na qual as palavras de memória guardadas no módulo "rom16x8_00" foram testadas. Os demais módulos também passaram pela mesma simulação, porém os resultados delas não serão apresentados para evitar tornar a leitura deste relatório repetitiva.




Figura 21: Simulação funcional do módulo "rom16x8_00". Na simulação, todos os endereços disponíveis da memória são acessados e, assim como se pode observar, as palavras de memória obtidas na saída são iguais as esperadas para a codificação do programa. Os outros 11 módulos desse tipo também passaram pela mesma simulação, sendo que todos mantiveram o comportamento esperado. As outras simulações não serão mostradas em figuras para evitar repetitividade.

II. Projeto dos módulos ROM 16x8:

II.I. Escopo:

Projeto de circuitos combinacionais que implementem dispositivos de memória não volátil de leitura exclusiva com 64 palavras de memória de 8 bits. Os dispositivos devem ser implementados de modo a conter o conteúdo adequado para a implementação de cada módulo usado no projeto, bem como utilizarão dos módulos ROM 16x8 desenvolvidos anteriormente para facilitar este processo.

II.II. Especificação de alto nível:

Entradas:

 $\underline{addr} = (addr_5, addr_4, addr_3, addr_2, addr_1, addr_0), \text{ com } addr_i \in \{0,1\} \text{ e } i = 0, \dots, 5;$

$$SEL \in \{0,1\}.$$

Saída:

 $\underline{drom} = (drom_7, drom_6, drom_5, drom_4, drom_3, drom_2, drom_1, drom_0), \text{ com } drom_i \in \{0,1\} \text{ e } i = 0, \dots, 7.$

Função de Saída:

$$\frac{drom}{drom} = \begin{cases} \frac{[addr]}{s}, & se \ SEL = 1\\ ZZZZZZZZ, & se \ SEL = 0 \end{cases}$$

onde [addr] significa o conteúdo da memória no endereço indicado pela entrada addr.

II.III. Especificação binária:

Entradas:

 $\underline{addr} = (addr_5, addr_4, addr_3, addr_2, addr_1, addr_0), \text{ com } addr_i \in \{0,1\} \text{ e } i = 0, \dots, 5;$ $\underline{SEL} \in \{0,1\}.$

Saída:

 $\underline{drom} = (drom_7, drom_6, drom_5, drom_4, drom_3, drom_2, drom_1, drom_0), \text{ com } drom_i \in \{0,1\} \text{ e } i = 0, \dots, 7.$

Função de Saída:

Cada módulo do tipo ROM 64x8 apresenta uma função a qual depende do conteúdo contido nele. Dessa forma, os módulos "rom64x8_0", "rom64x8_1", "rom64x8_2" e "rom64x8_3" serão implementados de modo a armazenar os programas A, B, C e D, respectivamente, usando de combinações dos módulos ROM 16x8 criados na seção anterior. Caso selecionados, as saídas de cada módulo deverão ser idênticas às palavras mostradas na coluna "Conteúdo" das tabelas desses programas, sendo zero no caso de endereços não especificados. Portanto, a combinação adequada de módulos menores a serem empregues é a dada pela tabela abaixo.

Endereços	Módulos usados em "rom64x8_0"	Módulos usados em "rom64x8_1"	Módulos usados em "rom64x8_2"	Módulos usados em "rom64x8_3"
0 a 15	"rom16x8_00"	"rom16x8_10"	"rom16x8_20"	"rom16x8_30"
16 a 31	"rom16x8_zerada"	"rom16x8_11"	"rom16x8_21"	"rom16x8_31"
32 a 47	"rom16x8_zerada"	"rom16x8_zerada"	"rom16x8_22"	"rom16x8_32"
48 a 63	"rom16x8_zerada"	"rom16x8_zerada"	"rom16x8_23"	"rom16x8_33"

II.IV. Minimizações:

Como o circuito das unidades de memória ROM 64x8 serão construídos a partir de quatro módulos de memória 16x8 já desenvolvidos, será necessário criar uma lógica para alocar 16 endereço a cada uma dessas unidades. Tal lógica pode ser implementada a partir dos sinais de entrada SEL, $addr_5$ e $addr_4$ acionando o sinal de seleção dos módulos internos (SEL_{0a15} para a memória com os primeiros 16 endereços, SEL_{16a31} para a memória que terá os endereços 16 a 31, SEL_{32a47} para memória que receberá os endereços 32 a 47 e SEL_{48a63} para a memória que guardará os últimos 16 endereços), de acordo com a tabela verdade abaixo:

SEL	$addr_5$	$addr_4$	SEL_{0a15}	SEL_{16a31}	SEL_{32a47}	SEL_{48a63}	
0	0	0	0	0	0	0	$SEL_{0a15} = SEL(addr'_5 \cdot addr'_4)$
0	0	1	0	' 0	0	0	
0	1	0	0	0	0	0	$SEL_{16a31} = SEL(addr'_5 \cdot addr_4)$
0	1	1	0	0	0	0	
1	0	0	1	0	0	0	$SEL_{32a47} = SEL(addr_5 \cdot addr'_4)$
1	0	1	0	1	0	0	
1	1	0	0	0	1	0	$SEL_{48a63} = SEL(addr_5 \cdot addr_4)$
1	1	1	0	0	0	1	

Assim, basta ligar os bits restantes do sinal \underline{addr} , isto é, $(addr_3, addr_2, addr_1, addr_0)$ nas entradas respectivas de ambos os módulos e ligar a saída destes ao sinal de saída drom.

II.V. Esquemático dos circuitos:

Os diagramas esquemáticos de cada módulo ROM 64x8 desenvolvidos estão apresentados nas figuras 22 a 25.




Figura 22: Diagrama esquemático do circuito do módulo "rom64x8_0". Este módulo foi implementado de forma a armazenar o programa A e será empregue para a construção do circuito final do módulo "memprog".




Figura 23: Diagrama esquemático do circuito do módulo "rom64x8_1". Este módulo foi implementado de forma a armazenar o programa B e será empregue para a construção do circuito final do módulo "memprog".




Figura 24: Diagrama esquemático do circuito do módulo "rom64x8_2". Este módulo foi implementado de forma a armazenar o programa C e será empregue para a construção do circuito final do módulo "memprog".




Figura 25: Diagrama esquemático do circuito do módulo "rom64x8_3". Este módulo foi implementado de forma a armazenar o programa D e será empregue para a construção do circuito final do módulo "memprog".

II.VI. Simulações:

Para testar os módulos criados, como os módulos de memória menor já haviam sido aprovados nas simulações que verificavam todo seu conteúdo, cada uma delas passou por uma simulação acessando somente alguns de seus endereços e comparando os valores de saída obtidos com os esperados (presentes nas tabelas de especificação). Isto foi feito com o intuito de se testar a lógica de seleção implementada. Um exemplo dessas simulações está apresentado na figura 26, na qual as instruções armazenadas no módulo "rom64x8_3" foram testadas. Os demais módulos também passaram pela mesma simulação, porém os resultados delas não serão apresentados para evitar tornar a leitura deste relatório repetitiva.




Figura 26: Simulação funcional do módulo "rom64x8_3". Na simulação, alguns dos endereços da memória são acessados e, assim como se pode observar, as palavras de memória obtidas na saída são iguais as esperadas para a codificação do programa. Os outros 3 módulos desse tipo também passaram pela mesma simulação, sendo que todos mantiveram o comportamento adequado. As outras simulações não serão mostradas em figuras para evitar repetitividade.

III. Projeto do módulo "memprog":

III.I. Escopo:

Projeto de um circuito combinacional que reúna os quatro módulos de memória ROM 64x8 desenvolvidos em um único sistema, tornando-os accessíveis a partir de uma entrada seletora que especifica qual bloco deve fornecer seu conteúdo à saída. É válido destacar que essa implementação é idêntica à empregue na construção do módulo "rom_4blocks" da atividade de laboratório 5, mudando-se somente alguns nomes de entradas e saídas. Por isso, boa parte da especificação e minimização pode ser reaproveitada.

III.II. Especificação de alto nível:

Entradas:

 $\underline{endrom}_{5} = (endrom_{5}, endrom_{4}, endrom_{3}, endrom_{2}, endrom_{1}, endrom_{0}), \text{ com } endrom_{i} \in \{0,1\} \text{ e } i = 0, \dots, 5;$

 $\underline{SELBLCK} = (SELBLCK_1, SELBLCK_0), \text{ com } SELBLCK_i \in \{0,1\} \text{ e } i = 0, \dots, 1;$

 $ENABLE \in \{0,1\}.$

Saída:

 $\underline{drom} = (drom_7, drom_6, drom_5, drom_4, drom_3, drom_2, drom_1, drom_0), \text{ com } drom_i \in \{0,1\} \text{ e } i = 0, \dots, 7.$

Função de Saída:

$$\frac{drom}{dtom} = \begin{cases} \frac{[endrom]_0}{o}, & se\ ENABLE = 1\ e\ \underline{SELBLCK} = 00\\ \frac{[endrom]_1}{o}, & se\ ENABLE = 1\ e\ \underline{SELBLCK} = 01\\ \frac{[endrom]_2}{o}, & se\ ENABLE = 1\ e\ \underline{SELBLCK} = 10,\\ \frac{[endrom]_3}{o}, & se\ ENABLE = 1\ e\ \underline{SELBLCK} = 11\\ 2ZZZZZZZZ, & se\ ENABLE = 0 \end{cases}$$

onde $endrom_k$ significa o conteúdo do módulo k de memória no endereço indicado pela entrada endrom.

III.III. Especificação binária:

Entradas:

 $\underline{endrom} = (endrom_5, endrom_4, endrom_3, endrom_1, endrom_1, endrom_0), \text{ com } endrom_i \in \{0,1\} \text{ e } i = 0, \dots, 5;$

 $\underline{SELBLCK} = (SELBLCK_1, SELBLCK_0), \text{ com } SELBLCK_i \in \{0,1\} \text{ e } i = 0, \dots, 1;$ $ENABLE \in \{0,1\}.$

Saída:

 $\underline{drom} = (drom_7, drom_6, drom_5, drom_4, drom_3, drom_2, drom_1, drom_0), \text{ com } drom_i \in \{0,1\} \text{ e } i = 0, \dots, 7.$

Função de Saída:

Esse circuito será implementado a partir dos 4 módulos de memória do tipo ROM 64x8 desenvolvidos na seção anterior, portanto, sua função de saída será praticamente igual as funções de saída de cada um deles. A única diferença é que a saída dependera dos sinais de seleção da entrada <u>SELBLCK</u> (que atuará como multiplexador) e habilitação da entrada <u>ENABLE</u> (que permitirá ou não a escolha de um desses blocos).

III.IV. Minimizações:

A partir do raciocínio apresentado anteriormente, sendo os sinais de entrada de ativação dos módulos " $rom64x8_0$ ", " $rom64x8_1$ ", " $rom64x8_2$ " e " $rom64x8_3$ " respectivamente iguais a SEL_0 , SEL_1 , SEL_2 e SEL_3 , teremos a seguinte tabela verdade:

ENABLE	$SELBLCK_1$	$SELBLCK_0$	SEL_3	SEL_2	SEL_1	SEL_0	
0	0	0	0	0	0	0	$SEL_0 = ENABLE \cdot SELBLCK'_1 \cdot SELBLCK'_0;$
0	0	1	0	0	0	0	
0	1	0	0	0	0	0	$SEL_1 = ENABLE \cdot SELBLCK'_1 \cdot SELBLCK_0;$
0	1	1	0	0	0	0	
1	0	0	0	0	0	1	$SEL_2 = ENABLE \cdot SELBLCK_1 \cdot SELBLCK'_0;$
1	0	1	0	0	1	0	
1	1	0	0	1	0	0	$SEL_3 = ENABLE \cdot SELBLCK_1 \cdot SELBLCK_0;$
1	1	1	1	0	0	0	

Dessa forma, para completar o circuito basta ligar o sinal entrada <u>endrom</u> na entrada de endereço de cada módulo e conectar as saídas deles em um único barramento que constitui a saída *drom*.

III.V. Esquemático do circuito:

O diagrama esquemático do módulo "memprog" já foi apresentado anteriormente. Ele se encontra na seção "Visão geral", figura 2.

III.VI. Simulações:

A simulação funcional feita para testar esse módulo está disposta figura 27. Nela, percorreu-se os primeiros endereços de cada bloco de memória para se certificar que eles estavam sendo acessados apropriadamente. Os demais endereços não foram verificados, pois, como as unidades de memória 64x8 e 16x8 foram testadas uma a uma, admitiu-se que não seria necessário.




Figura 27: Simulação funcional do módulo "memprog". Nota-se que os blocos são acessados assim como o esperado e as saídas geradas são as mesmas que as esperadas.

6) Unidade central de processamento (CPU):

Dentre os módulos usados para construir os três subcircuitos que constituem a CPU do computador simplificado, dois deles ("bus_ula" e "contador_mod_256") já foram abordados em atividades anteriores. Portanto, resta especificar o comportamento dos 3 multiplexadores (espalhados entre os subcircuitos) e dos 3 decodificadores (pertencentes ao subcircuito Decodificador de instruções). Porém, antes de iniciar a descrição destes elementos, convém analisar alguns sinais de controle importantes, os quais coordenarão o funcionamento do circuito total. A tabela abaixo relaciona cada sinal do módulo "cpu" a seu emissor(es), receptor(es), bem como a sua função.

Sinal	Emissor(es)	Receptor(es)	Função
drom[70]	Módulo "memprog" (externo / entrada da cpu)	Subcircuitos Contador de Programa, Decodificador de Instruções e ULA	Fornece a instrução a ser decodificada, ou um operando a ser usado em operações de transferência ou de desvio, ou selecionar uma operação da ULA.
dram[30]	Módulo "ram" (externo/entrada da CPU)	Subcircuito ULA	Fornece um operando a ser usado em operações de transferência
ext[30]	Chaves externas (entrada da CPU)	Subcircuitos Decodificador de Instruções e ULA	Fornece um operando a ser usado para operações de transferência
RESET	Chave externa (entrada da CPU)	Subcircuitos Contador de Programa, Decodificador de Instruções e ULA	Limpar todos os elementos sequenciais do processador
KEY[0]	Chave externa (entrada da CPU)	Subcircuito Relógio	Gerar o clock com o qual a CPU trabalhará
pc[70]	Subcircuito Contador de Programa	Subcircuito Contador de Programa e módulo "memprog" (externo)	Atuar como contador de programa, acessando sequencialmente instruções na memória ROM, mas podendo ser alterado por instruções de desvio.
HEX0[60]	Subcircuito ULA	Display de 7 segmentos externo	Alimenta um display de 7 segmento com o valor presente no barramento da ULA
HEX1[60]	Subcircuito ULA	Display de 7 segmentos externo	Alimenta um display de 7 segmento com o valor presente no registrador acumulador da ULA

			1		
HEX2[60]	Subcircuito ULA	Display de 7 segmentos externo	Alimenta um display de 7 segmento com o valor presente no registrador B da ULA		
HEX3[60]	Subcircuito ULA	Display de 7 segmentos externo	Alimenta um display de 7 segmento com o		
$C, V, N \in Z$	Subcircuito ULA	LEDs externos	valor presente no registrador A da ULA Alimenta LEDs externos ao módulo com o valor presente no registrador flags da ULA		
ac[30]	Subcircuito ULA	Subcircuitos Decodificador de Instruções	Fornece o valor do registrador acumulador da ULA para eventuais operações de transferência para a memória RAM		
flags[30]	Subcircuito ULA	Subcircuitos Decodificador de Instruções	Fornece o valor do registrador de flags da ULA para cálculo de condições de desvio		
dwram[30]	Subcircuitos Decodificador de Instruções	Módulo "ram" (externo/saída da CPU)	Fornece, quando necessário, um valor para a escrita na memória RAM		
MR0W1	Subcircuitos Decodificador de Instruções	Módulo "ram" (externo/saída da CPU)	Seleciona a opção de leitura ou escrita na memória RAM conforme necessário		
RAMSEL	Subcircuitos Decodificador de Instruções	Módulo "ram" (externo/saída da CPU)	Habilita a leitura/escrita da memória RAM quando necessário		
CLK	Subcircuito Relógio	Subcircuitos Contador de Programa, Decodificador de Instruções e ULA, bem como módulo "ram"	Fornece o <i>clock</i> em que o computador operará		
R0W1			Habilita leitura ou escrita no barramento da ULA conforme necessário		
CLRA			Promove a limpeza síncrona do registrador A da ULA, conforme solicitada		
CLRB			Promove a limpeza síncrona do registrador B da ULA, conforme solicitada		
CLRAC			Promove a limpeza síncrona do registrador AC da ULA, conforme solicitada		
CLRFL	Subcircuitos		Promove a limpeza síncrona do registrador FL da ULA, conforme solicitada		
LDAC	Decodificador de Instruções	Subcircuito ULA	Promove a carga síncrona do registrador AC da ULA, conforme solicitada		
LDFL			Promove a limpeza síncrona do registrador FL da ULA, conforme solicitada		
SXUEXT			Sinais de multiplexação que selecionam o		
SXUDMEM			que será fornecido à entrada de dados da ULA		
LDA			Promove a carga síncrona do registrador A da ULA, conforme solicitada		
LDB			Promove a carga síncrona do registrador B da ULA, conforme solicitada		
TOP	Subcircuitos Decodificador de Instruções	Subcircuitos Decodificador de Instruções	Indica se a próxima instrução é um operando, ou seja, ela não deve ser codifica, mas sim utilizada em alguma operação de transferência		
SXMEXT	Subcircuitos Decodificador de Instruções	Subcircuitos Decodificador de Instruções	Sinal de multiplexação que seleciona o que será fornecido para escrita na RAM		
SXCPC	Subcircuitos Decodificador de Instruções Subcircuitos Prog		Sinal de multiplexação que seleciona o que será fornecido para carga no contador de programa		

LDCNT	Subcircuitos Decodificador de Instruções	Subcircuitos Contador de Programa	Promove a carga síncrona do contador de programa
ВОР	Subcircuitos Decodificador de Instruções	Subcircuitos Decodificador de Instruções	Indica se a próxima instrução é um operando, ou seja, ela não deve ser codifica, mas sim utilizada em alguma operação de desvio

Agora, daremos início a especificação dos circuitos implementados para compor o módulo "cpu". Iniciaremos pelos multiplexadores em virtude de sua simplicidade.

I. Projeto do módulo "mux8x4":

I.I. Escopo:

Projeto de um circuito combinacional que implemente um multiplexador capaz de transmitir para a saída os sinais de um entre dois barramentos de entrada. Essa transmissão deve estar condicionada ao sinal de habilitação *e*.

I.II. Especificação de alto nível:

Entradas:

$$\begin{array}{l} \underline{i0} = (i0_3, i0_2, i0_1, i0_0), \ \mathrm{com} \ i0_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{i1} = (i1_3, i1_2, i1_1, i1_0), \ \mathrm{com} \ i1_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{sel} \in \{0,1\}; \\ e \in \{0,1\}. \end{array}$$

Saída:

$$\underline{o} = (o_3, o_2, o_1, o_0), \text{ com } o_k \in \{0,1\} \text{ e } k = 0, \dots, 3.$$

Função de Saída:

$$\underline{o} = \begin{cases} \underline{i0}, \ se \ sel = 0, e = 1 \\ \underline{i1}, \ se \ sel = 1, e = 1; \\ 0000, \ se \ e = 0 \end{cases}$$

I.III. Especificação binária:

Entradas:

$$\begin{array}{l} \underline{i0} = (i0_3, i0_2, i0_1, i0_0), \ \mathrm{com} \ i0_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{i1} = (i1_3, i1_2, i1_1, i1_0), \ \mathrm{com} \ i1_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{sel} \in \{0,1\}; \\ e \in \{0,1\}. \end{array}$$

Saída:

$$\underline{o} = (o_3, o_2, o_1, o_0), \text{ com } o_k \in \{0,1\} \text{ e } k = 0, \dots, 3.$$

Função de Saída:

Como a multiplexação será feita entre dois barramentos de dados, ambos com 4 bits, podemos fazer uso do módulo "bus_tristate" implementado durante a atividade de laboratório 4. Dessa forma, basta conectar cada barramento de entrada a uma instância desse módulo e habilitá-la aplicando uma lógica nas entradas de seleção. Essa lógica é descrita pela tabela verdade abaixo, na qual e_k representa a entrada de habilitação do módulo "bus_tristate" ao qual está ligado ao barramento de entrada \underline{ik} .

$$\begin{array}{c|cccc} sel & e_0 & e_1 \\ \hline 0 & 1 & 0 \\ 1 & 0 & 1 \\ \end{array}$$

Para completar o circuito, é preciso ainda ligar cada bit do barramento de saída selecionado a uma porta OR com a entrada de *enable*, pois a saída do multiplexador deve zerar quando *e* for zero.

I.IV. Minimizações:

A minimização da tabela verdade acima é trivial:

$$e_0 = sel'; e_1 = sel;$$

I.V. Esquemático do circuito:

Seguindo a lógica descrita, o circuito do módulo "mux8x4" foi implementado e está disposto na figura 28.




Figura 28: Diagrama esquemático do circuito do módulo "mux8x4"

I.VI. Simulações:

Uma simulação funcional do circuito foi efetuada para testar sua capacidade de multiplexação, porém foi necessário alterar os nomes dos barramentos de entradas por problemas de incompatibilidade do simulador. Dessa forma, o resultado da simulação está disposto na figura 29, sendo *i*0, *i*1 iguais a *ia*, *ib*, respectivamente.




Figura 29: Simulação funcional do módulo "mux8x4". Nela, os nomes dos barramentos de entrada tiveram que ser alterados por motivos de incompatibilidade do simulador. Portanto, os barramentos <u>i0</u>, <u>i1</u> correspondem aos barramentos <u>ia</u>, <u>ib</u> respectivamente.

II. Projeto do módulo "mux16x4":

II.I. Escopo:

Projeto de um circuito combinacional que implemente um multiplexador capaz de transmitir para a saída os sinais de um entre quatro barramentos de entrada. Essa transmissão deve estar condicionada ao sinal de habilitação e. É válido destacar que também seria possível projetar esse circuito usando-se de dois módulos "mux8x4". Entretanto, como a saída desses módulos teria que ser inserida novamente em buffers tri-state, optou-se por projetar um novo circuito.

II.II. Especificação de alto nível:

Entradas:

$$i0 = (i0_3, i0_2, i0_1, i0_0), \text{ com } i0_k \in \{0,1\} \text{ e } k = 0, \dots, 3;$$

$$\underline{i1} = (i1_3, i1_2, i1_1, i1_0), \text{ com } i1_k \in \{0,1\} \text{ e } k = 0, \dots, 3;$$

$$i2 = (i2_3, i2_2, i2_1, i2_0), \text{ com } i2_k \in \{0,1\} \text{ e } k = 0, ...,3;$$

```
\begin{split} &\underline{i3} = (i3_3, i3_2, i3_1, i3_0), \text{ com } i3_k \in \{0,1\} \text{ e } k = 0, \dots, 3; \\ &sel0 \in \{0,1\}; \\ &sel1 \in \{0,1\}; \\ &e \in \{0,1\}. \end{split} &Saida: \\ &\underline{o} = (o_3, o_2, o_1, o_0), \text{ com } o_k \in \{0,1\} \text{ e } k = 0, \dots, 3. \end{split} &Função \ de \ Saida: \\ &\underbrace{o} = \begin{cases} &\underline{i0}, \ se \ sel0 = sel1 = 0, e = 1 \\ &\underline{i1}, \ se \ sel0 = 1, sel1 = 0, e = 1 \\ &\underline{i2}, \ se \ sel0 = 0, sel1 = 1, e = 1; \\ &\underline{i3}, \ se \ sel0 = 1, sel1 = 1, e = 1 \\ &0000, \ se \ e = 0 \end{split}
```

II.III. Especificação binária:

Entradas:

$$\begin{array}{l} \underline{i0} = (i0_3, i0_2, i0_1, i0_0), \ \mathrm{com} \ i0_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{i1} = (i1_3, i1_2, i1_1, i1_0), \ \mathrm{com} \ i1_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{i2} = (i2_3, i2_2, i2_1, i2_0), \ \mathrm{com} \ i2_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{i3} = (i3_3, i3_2, i3_1, i3_0), \ \mathrm{com} \ i3_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3; \\ \underline{sel0} \in \{0,1\}; \\ \underline{sel1} \in \{0,1\}; \\ \underline{e} \in \{0,1\}. \end{array}$$
 Saída:
$$\underline{o} = (o_3, o_2, o_1, o_0), \ \mathrm{com} \ o_k \in \{0,1\} \ \mathrm{e} \ k = 0, \dots, 3.$$

Função de Saída:

Como a multiplexação será feita entre quatro barramentos de dados, todos com 4 bits, podemos fazer uso do módulo "bus_tristate" de modo análogo ao feito no módulo "mux8x4". Nesse caso, a lógica a ser aplicada nas entradas de seleção é descrita pela tabela verdade abaixo, na qual e_k representa a entrada de habilitação do módulo "bus_tristate" ao qual está ligado ao barramento de entrada \underline{ik} .

sel1	sel0	e_0	e_1	e_2	e_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Para completar o circuito, é preciso ainda ligar cada bit do barramento de saída selecionado a uma porta OR com a entrada de *enable*, pois a saída do multiplexador deve zerar quando *e* for zero.

II.IV. Minimizações:

Como cada saída apresentada na tabela verdade acima só é alta para uma combinação das entradas, não é necessário o uso de mapas de Karnaugh para a minimização. Assim, teremos que:

$$e_0 = sel1' \cdot sel0';$$
 $e_1 = sel1' \cdot sel0;$ $e_2 = sel1 \cdot sel0';$ $e_3 = sel1 \cdot sel0;$

II.V. Esquemático do circuito:

Seguindo a lógica acima, o circuito do módulo "mux16x4" foi implementado e está disposto na figura 30.




Figura 30: Diagrama esquemático do circuito do módulo "mux16x4"

II.VI. Simulações:

Uma simulação funcional do circuito foi efetuada para testar sua capacidade de multiplexação, porém foi necessário (novamente) alterar os nomes dos barramentos de entradas por problemas de incompatibilidade do simulador. Dessa forma, o resultado da simulação está disposto na figura 31, sendo <u>i0</u>, <u>i1</u>, <u>i2</u>, <u>i3</u> iguais a <u>ia</u>, <u>ib</u>, <u>ic</u>, id, respectivamente.




Figura 31: Simulação funcional do módulo "mux16x4". Nela, os nomes dos barramentos de entrada tiveram que ser alterados por motivos de incompatibilidade do simulador. Portanto, os barramentos <u>i0</u>, <u>i1</u>, <u>i2</u>, <u>i3</u> correspondem aos barramentos <u>ia</u>, <u>ib</u>, <u>ic</u>, <u>id</u> respectivamente.

III. Projeto do módulo "mux16x8":

III.I. Escopo:

Projeto de um circuito combinacional que implemente um multiplexador capaz de transmitir para a saída os sinais de um entre dois barramentos de entrada . Essa transmissão deve estar condicionada ao sinal de habilitação *e*. Neste módulo, duas instâncias do módulo "*mux8x4*" serão empregues, uma vez que , diferentemente do módulo "*mux16x4*", o módulo "*mux16x8*" tem seu desenvolvimento facilitado pela utilização de tal módulo.

III.II. Especificação de alto nível:

Função de Saída:

$$\underline{o} = \begin{cases} \underline{i0}, \ se \ sel = 0, e = 1 \\ \underline{i1}, \ se \ sel = 1, e = 1; \\ 00000000, \ se \ e = 0 \end{cases}$$

III.III. Especificação binária:

```
Entradas:
```

```
\begin{array}{l} \underline{i0} = (i0_7, i0_6, i0_5, i0_4 i0_3, i0_2, i0_1, i0_0), \ \mathrm{com} \ i0_k \in \{0,1\} \ \mathrm{e} \ k = 0, ..., 7; \\ \underline{i1} = (i1_7, i1_6, i1_5, i1_4, i1_3, i1_2, i1_1, i1_0), \ \mathrm{com} \ i1_k \in \{0,1\} \ \mathrm{e} \ k = 0, ..., 7; \\ \underline{sel} \in \{0,1\}; \\ e \in \{0,1\}. \end{array}
```

Saída:

$$\underline{o} = (o_7, o_6, o_5, o_4 o_3, o_2, o_1, o_0), \text{ com } o_k \in \{0,1\} \text{ e } k = 0, \dots, 7.$$

Função de Saída:

Para implementar este multiplexador usando dois módulos "mux8x4", basta ligar os 4 bits mais significativos dos dois barramentos de entrada nas entradas de dados de um dos módulos, bem como conectar os bits menos significativos restantes nas entradas de dados do outro módulo. Além disso, é necessário não só conectar as entradas sel e e dos dois módulos às entradas do circuito de nome igual, mas também juntar as saídas dos multiplexadores internos a um único barramento de saída (o).

III.IV.Minimizações:

Seguindo o raciocínio apresentado acima, não será necessária nenhuma minimização.

III.V. Esquemático do circuito:

O circuito do módulo "*mux16x8*" foi construído seguindo o descrito anteriormente. Seu diagrama esquemático e está disposto na figura 32.




Figura 30: Diagrama esquemático do circuito do módulo "mux16x8"

III.VI.Simulações:

Uma simulação funcional do circuito foi feita para testar sua capacidade de multiplexação, porém foi necessário alterar (outra vez) os nomes dos barramentos de entradas por problemas de incompatibilidade do simulador. Dessa forma, o resultado da simulação está disposto na figura 31, sendo <u>i0</u>, <u>i1</u> iguais a <u>ia</u>, <u>ib</u>, respectivamente.




Figura 31: Simulação funcional do módulo "mux16x8". Nela, os nomes dos barramentos de entrada tiveram que ser alterados por motivos de incompatibilidade do simulador. Portanto, os barramentos i0, i1 correspondem aos barramentos ia, ib respectivamente.

IV. Projeto do decodificador de instruções aritméticas:

IV.I. Escopo:

Projeto de um circuito combinacional que gere os sinais de controle para a efetuação das operações relacionadas às instruções aritméticas.

IV.II. Especificação de alto nível:

Entradas:

 $op \in \{0,2,4,6,7,8,9,10,11,12,13\}; \\ SEL \in \{0,1\}.$

Saída:

ROW1, CLRA, CLRB, CLRAC, CLRFL, LDAC, $LDFL \in \{0,1\}$.

Função de saída:

Entrada	Sinais de saída devem gerar a			
op	operação (caso habilitado)			
0	ADD			
2	ADDC			
4	SUB			
6	INC			
7	DEC			
8	NEG			
9	CMPL			
10	CLRA			
11	CLRB			
12	CLRAC			
13	CLRFL			

IV.III.Especificação binária:

Entradas:

 $\underline{op} = (op_3, op_2, op_1, op_0), \text{ com } op_i \in \{0,1\} \text{ e } i = 0, ...,3;$ $\underline{SEL} \in \{0,1\}.$

Saída:

ROW1, CLRA, CLRB, CLRAC, CLRFL, LDAC, $LDFL \in \{0,1\}$.

Função de saída: Tabela verdade abaixo

op_3	op_2	op_1	op_0	R0W1	CLRA	CLRB	CLRAC	CLRFL	LDAC	LDFL
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	X	X	X	X	X	X	X
0	0	1	0	1	0	0	0	0	1	1
0	0	1	1	X	X	X	X	X	X	X
0	1	0	0	1	0	0	0	0	1	1
0	1	0	1	X	X	X	X	X	X	X
0	1	1	0	1	0	0	0	0	1	1
0	1	1	1	1	0	0	0	0	1	1
1	0	0	0	1	0	0	0	0	1	1
1	0	0	1	1	0	0	0	0	1	1
1	0	1	0	X	1	0	0	0	0	0
1	0	1	1	X	0	1	0	0	0	0
1	1	0	0	X	0	0	1	0	X	0
1	1	0	1	X	0	0	0	1	0	X
1	1	1	0	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X

IV.IV. Minimizações:

			l	
<i>R</i> 0 <i>W</i> 1:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	1	X	X	1
$op_3'op_2$	1	X	1	1
op_3op_2	X	X	X	X
op_3op_2'	J	1	X	X

	CLRB:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
	$op_3'op_2'$	0	X	X	0
	$op_3'op_2$	0	X	0	0
	op_3op_2	0	0	X	X
I	op_2op_2'	0	0	(1)	0

CLRFL:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	0	X	X	0
$op_3'op_2$	0	X	0	0
op_3op_2	0	A	X	X
op_3op_2'	0	0	0	0

CLRA:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	0	X	X	0
$op_3'op_2$	0	X	0	0
op_3op_2	0	0	X	X
op_3op_2'	0	0	0	1

CLRAC:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	0	X	X	0
$op_3'op_2$	0	X	0	0
op_3op_2		0	X	X
op_3op_2'	0	0	0	0

LDAC:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	VI	X	X	1
$op_3'op_2$	J	X	1	1
op_3op_2	X	0	X	X
op_3op_2'	1	1	0	0

LDFL:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	(1	X	X	1
$op_3'op_2$	1	X	1	
op_3op_2	0	X	X	X
op_3op_2'	1	1	0	0


A partir dos mapas de Karnaugh apresentados acima e adicionando a lógica de *enable* da entra *SEL*, obtemos as seguintes expressões minimizadas:

 $\begin{array}{ll} ROW1 = SEL & ; & CLRA = op_3op_1op_0' \cdot SEL \\ CLRAB = op_3op_1op_0 \cdot SEL & ; & CLRAC = op_3op_2op_0' \cdot SEL \\ CLRFL = op_3op_2op_0 \cdot SEL & ; & LDAC = (op_3' + op_2'op_1')SEL \\ LDFL = (op_3' + op_2'op_1')SEL \end{array}$

É válido destacar que a saída *R0W1* deve ser protegida por lógica *"tri-state"*, pois esse sinal é gerado tanto pelo decodificador de instruções aritméticas, quanto pelo decodificador de instruções de transferência.

IV.V. Esquemático do circuito:

O circuito foi implementado seguindo as minimizações apresentadas anteriormente. Seu diagrama esquemático está apresentado na figura 32.



IV.VI.Simulações:

Uma simulação funcional considerando todas as entradas válidas do módulo "decod_inst_art" foi efetuada. Seu resultado está disposto na figura 33.




Figura 33: Simulação funcional do módulo "decod_inst_art". Nela, todas as possibilidades de entradas válidas para o módulo são testadas.

Nota-se que o resultado obtido é coerente com o especificado pela tabela verdade.

V. Projeto do decodificador de instruções de transferência:

V.I. Escopo:

Projeto de um circuito sequencial o qual gere os sinais de controle para a efetuação das operações relacionadas às instruções de transferência. Neste decodificador, o momento em que os sinais devem ser gerados precisa ser considerado, pois as operações que apresentam operando ocorrem em dois pulsos de *clock*. Isto faz com que instruções as quais indiquem operações deste tipo precisem armazenar seu resultado de decodificação, para, então, fornecê-lo ao sistema somente após a próxima borda ativa do *clock*. Para ser possível a implementação desse mecanismo, o módulo do decodificador de instruções de desvio ("*decod_inst_trf*") foi divido em duas partes: o módulo "*decod_inst_trf_interno*" (parte combinacional, responsável por gerar os sinais de saída adequados para cada operação) e o conjunto de módulos "*decod_inst_signal_register*" (parte sequencial, ativada por dois sinais de controle e responsável por emitir o sinal imediatamente, ou armazena-lo em um registrador de um bit e emiti-lo no próximo pulso de *clock*).

V.II. Especificação de alto nível:

Entradas:

 $op \in \{0,1,2,3,4,6,7,8,9\};$ $SEL, CLK, RESET \in \{0,1\};$

Saída:

 $ROW1, SXUEXT, SXUDMEM, LDA, LDB, TOP, SXMEXT, MROW1 \in \{0,1\}.$

Função de saída:

Entrada op	Sinais de saída devem gerar a operação (caso habilitado)	Quando gerar os sinais
0	MVA, AC	Imediatamente
1	MVB, AC	Imediatamente
2	LDA, OP	Após o próximo pulso de <i>clock</i>
3	LDB, OP	Após o próximo pulso de <i>clock</i>
4	ST OP	Após o próximo pulso de <i>clock</i>
5	LDAI, OP	Após o próximo pulso de <i>clock</i>
6	LDBI, OP	Após o próximo pulso de <i>clock</i>
7	IN A	Imediatamente
8	IN B	Imediatamente
9	IN OP	Após o próximo pulso de <i>clock</i>

V.III. Especificação binária:

Entradas:

 $\frac{op}{SEL}, CLK, RESET \in \{0,1\}.$

Saída:

 $ROW1, SXUEXT, SXUDMEM, LDA, LDB, TOP, SXMEXT, MROW1 \in \{0,1\}.$

Função de saída:

Tabela verdade para o módulo interno "decod inst trf interno":

						,	uecou_		mierni		
op_3	op_2	op_1	op_0	<i>R</i> 0 <i>W</i> 1	SXUEXT	SXUDMEM	LDA	LDB	TOP	SXMEXT	MR0W1
0	0	0	0	0	X	X	1	0	0	X	X
0	0	0	1	0	X	X	0	1	0	X	X
0	0	1	0	1	0	1	1	0	1	X	0
0	0	1	1	1	0	1	0	1	1	X	0
0	1	0	0	X	X	X	0	0	1	0	1
0	1	0	1	1	0	0	1	0	1	X	0
0	1	1	0	1	0	0	0	1	1	X	0
0	1	1	1	1	1	0	1	0	0	X	X
1	0	0	0	1	1	0	0	1	0	X	X
1	0	0	1	X	X	X	0	0	1	1	1
1	0	1	0	X	X	X	X	X	X	X	X
1	0	1	1	X	X	X	X	X	X	X	X
1	1	0	0	X	X	X	X	X	X	X	X
1	1	0	1	X	X	X	X	X	X	X	X
1	1	1	0	X	X	X	X	X	X	X	X
1	1	1	1	X	X	X	X	X	X	X	X

Tabela verdade de excitação do *flip-flop* interno do módulo *decod inst signal register*:

40 1110 44110	<u> </u>	0151011
sig	CLR	D
0	0	0
0	1	0
1	0	1
1	1	0

Tabela verdade de habilitação dos *buffers tri-state* internos do módulo *decod inst signal register*:

c_1	c_0	enable da saída imediata (e _i)	<i>enable</i> da saída ligada ao <i>flip-flop</i> (<i>e_s</i>)
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	1

V.IV. Minimizações:

Para as saídas do módulo interno "decod_inst trf interno", teremos os seguintes mapas de Karnaugh:

<i>R</i> 0 <i>W</i> 1:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	0	0	1	
$op_3'op_2$	X	1	1	1
op_3op_2	X	X	X	X
op_3op_2'	1	X	X	X

SXUEXT:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	X	X	0	0
$op_3'op_2$	X	0	/ 1	0
op_3op_2	Х	X	X	X
op_3op_2'	1	X	X	X

SXUDMEM:	$op_1'op_0'$	op'_1op_0	op_1op_0	op_1op_0'
$op_3'op_2'$	X	X	1	1
$op_3'op_2$	X	0	0	0
op_3op_2	X	X	X	X
op_3op_2'	0	X	X	X

LDA:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	1	0	0	1
$op_3'op_2$	0	11	1	0
op_3op_2	X	Х	X	X
op_3op_2'	0	0	X	X

LDB:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	0	1	1	0
$op_3'op_2$	0	0	0	1
op_3op_2	X	X	X	X
op_3op_2'	1	0	X	X

TOP:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	0	0	1	1
$op_3'op_2$	1	f		1
op_3op_2	X	X	X	X
op_3op_2'	0	7	X	X

SXMEXT:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	X	X	X	X
$op_3'op_2$	0	X	X	X
op_3op_2	X	X	X	X
op_3op_2'	X	1	X	X

<i>MR</i> 0 <i>W</i> 1:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	X	X	0	0
$op_3'op_2$	1	0	X	0
op_3op_2	X	X	X	X
op_3op_2'	X	1	X	Х

Estes mapas gerarão as seguintes expressões mínimas (adicionando-se a lógica de *enable* da entrada SEL):

$$R0W1 = (op_3 + op_2 + op_1)SEL \qquad ; \qquad SXUEXT = (op_3 + op_2op_1op_0)SEL \\ SXUDMEM = op_3'op_2' \cdot SEL \qquad ; \qquad LDA = (op_2op_0 + op_3'op_2'op_0')SEL \\ LDB = (op_3'op_2'op_0 + op_2op_1op_0' + op_3op_0')SEL \qquad ; \qquad TOP = (op_2op_1' + op_3op_0 + op_2'op_1 + op_1op_0')SEL \\ SXMEXT = op_0 \cdot SEL \qquad ; \qquad MR0W1 = (op_3 + op_1'op_0')SEL$$

Já para o módulo "decod_inst_signal_register", as seguintes expressões minimizadas são obtidas diretamente da tabela verdade:

$$D = sig \cdot CLR'$$
; $e_i = c_1'c_0'$; $e_s = c_1 + c_0$

Neste decodificador, os dois sinais de controle dos registradores devem ser TOP e TOP^* (sendo este o valor anterior de TOP, armazenado dentro de um dos registradores), pois, como nessa implementação os *flip-flops* invariavelmente vão zerar em no máximo dois pulsos de *clock*, se TOP for igual a um, o circuito não deve emitir valor algum, sendo necessário liberar a saída sequencial. Além disso, TOP^* alto implica que a instrução anterior era

de transferência e apresenta operando, fazendo com que o circuito tenha que liberar os valores guardados nos registradores.

Outro detalhe é que a saída *R0W1* recebe um circuito especial, pois, diferentemente das demais, quando o decodificador não está selecionado e não está trabalhando no processamento de um operando, essa saída deve ficar em alta impedância, para não atrapalhar possíveis operações aritméticas. Por fim, para implementar o mecanismo de limpeza síncrona, basta conectar a entrada *RESET* do decodificador nas entradas *CLR* dos registradores de sinal.

V.V. Esquemático do circuito:

Seguindo a lógica explicitada acima, os módulos descritos foram implementados e seus diagramas esquemáticos estão apresentados nas figuras 34 (módulo "decod_inst_trf_interno"), 35 (módulo "decod_inst_signal_register"), 36 (circuito final do módulo "decod inst_trf").




Figura 34: diagrama esquemático do módulo "decod_inst_trf_interno". Este circuito foi utilizado para implementar o circuito do decodificador de instruções de transferência.




Figura 35: diagrama esquemático do módulo "decod_inst_signal_register". Este circuito foi utilizado para implementar não só o circuito do decodificador de instruções de transferência, mas também o circuito do decodificador de instruções de desvio.




Figura 36: diagrama esquemático do circuito final do módulo "decod_inst_trf".

V.VI. Simulações:

O módulo "decod_inst_trf_interno" passou por uma simulação funcional, cujo resultado está exposto na figura 37 para verificar se os sinais gerados por ele estavam de acordo com o estabelecido pela tabela verdade. Além disso, o circuito final do módulo "decod_inst_trf" também passou por uma simulação funcional (figura 38) para testar sua capacidade de emitir os sinais de saída no momento adequado.




Figura 37: Simulação funcional do módulo "decod_inst_trf_interno". Nela é possível observar que os sinais gerados estão de acordo com o indicado pela tabela verdade.




Figura 38: Simulação funcional do módulo "decod_inst_trf". Nela, é possível notar que os sinais emitidos não só estão de acordo com o estabelecido pela tabela verdade, mas também atuam no tempo adequado para se possibilitar o uso de instruções com operando. Além disso, assim como desejado, também nota-se que o valor dentro dos flip-flops sempre volta a ser zero em no máximo dois pulsos de clock.

VI. Projeto do decodificador de instruções de desvio:

VI.I. Escopo:

Projeto de um circuito sequencial o qual gere os sinais de controle para a efetuação das operações relacionadas às instruções de desvio. Neste decodificador o momento em que os sinais devem ser produzidos também precisa ser considerado, pois ele também deve utilizar de dois pulsos de *clock* para lidar com instruções que tenham operandos. Portanto, o módulo "decod_inst_signal_register", desenvolvido logo acima, será empregue para a emissão dos sinais no momento adequado. Além disso, com o intuito de organizar o circuito final do decodificador, também será desenvolvido um módulo ("decod_inst_dsv_calc_LDCNT") que, juntamente com uma instância do módulo "decoderBIN_ONEH", calculará as condições de desvio a partir das flags.

VI.II. Especificação de alto nível:

$$\begin{split} &Entradas: \\ &op \in \{0,1,2,3,4,6,7,8,9,10,11,12,13,14,15\}; \\ &\underline{flags} = (flags_3,flags_2,flags_1,flags_0), \text{com } flags_k \in \{0,1\} \text{ e } k = 0,\dots,3; \end{split}$$

 $SEL, CLK, RESET \in \{0,1\}.$ Saída: $SXCPC, LDCNT, BOP \in \{0,1\}.$

Função de saída:

Entrada op	Sinais de saída devem gerar a operação (caso habilitado)	Quando gerar os sinais	Condição para gerar os sinais
0	В ОР	Após o próximo pulso de <i>clock</i>	
1	BEQ OP	Após o próximo pulso de <i>clock</i>	Se $flags_0 = 1$
2	BNEQ OP	Após o próximo pulso de <i>clock</i>	Se $flags_0 = 0$
3	BCS OP	Após o próximo pulso de <i>clock</i>	Se $flags_3 = 1$
4	BCC OP	Após o próximo pulso de <i>clock</i>	Se $flags_3 = 0$
5	BMI OP	Após o próximo pulso de <i>clock</i>	Se $flags_1 = 1$
6	BPL OP	Após o próximo pulso de <i>clock</i>	Se $flags_1 = 0$
7	BVS OP	Após o próximo pulso de <i>clock</i>	Se $flags_2 = 1$
8	BVC OP	Após o próximo pulso de <i>clock</i>	Se $flags_2 = 0$
9	ВНІ ОР	Após o próximo pulso de <i>clock</i>	Se $flags_3 = 1$ e $flags_0 = 0$
10	BLS OP	Após o próximo pulso de <i>clock</i>	Se $flags_3 = 0$ ou $flags_0 = 1$
11	BGE OP	Após o próximo pulso de <i>clock</i>	Se $flags_1 = flags_2$
12	BLT OP	Após o próximo pulso de <i>clock</i>	Se $flags_1 \neq flags_2$
13	BGT OP	Após o próximo pulso de clock	Se $flags_1 = flags_2$ e $flags_0 = 0$
14	BLE OP	Após o próximo pulso de <i>clock</i>	Se $flags_1 \neq flags_2$ ou $flags_0 = 1$
15	STP	Imediatamente	

VI.III. Especificação binária:

Entradas:

 $\begin{array}{l} \underline{op} = (op_3, op_2, op_1, op_0), \text{ com } op_i \in \{0,1\} \text{ e } i = 0, \dots, 3; \\ \underline{flags} = (flags_3, flags_2, flags_1, flags_0), \text{ com } flags_k \in \{0,1\} \text{ e } k = 0, \dots, 3; \\ \underline{SEL, CLK, RESET} \in \{0,1\}. \end{array}$

Saída:

 $SXCPC, LDCNT, BOP \in \{0,1\}.$

Função de saída:

A tabela verdade completa deste decodificador apresentaria 9 entradas e, portanto, 512 possibilidades a serem analisadas dos sinais de saída. Como avaliar todos esses casos não seria prático, um método alternativo foi utilizado para se calcular as condições de desvio, fazendo com que a tabela verdade do circuito se reduzisse à apresentada abaixo:

Tabela verdade do decodificador desconsiderando-se as condições de desvio

		C	onaiçot	es de desvic)	
op_3	op_2	op_1	op_0	SXCPC	LDCNT	BOP
0	0	0	0	0	1	1
0	0	0	1	0	1	1
0	0	1	0	0	1	1
0	0	1	1	0	1	1
0	1	0	0	0	1	1
0	1	0	1	0	1	1
0	1	1	0	0	1	1
0	1	1	1	0	1	1
1	0	0	0	0	1	1
1	0	0	1	0	1	1
1	0	1	0	0	1	1
1	0	1	1	0	1	1

1	1	0	0	0	1 1 1 1	1
1	1	0	1	0	1	1
1	1	1	0	0	1	1
1	1	1	1	1	1	0

Como as condições a serem calculadas para a efetuação ou não da carga por meio do sinal *LDCNT* são simples e, em sua maioria, independentes, elas foram obtidas diretamente, sem a construção de uma tabela verdade. Suas expressões estão expostas na seção a seguir.

VI.IV. Minimizações:

Nesta tabela, é possível notar que para qualquer combinação da entrada a saída *LDCNT* é alta. Isto ocorre, pois, desconsiderando-se as condições impostas pelas *flags*, qualquer instrução provocaria um salto e, portanto, acarretaria uma carga no contador. Tal fato indica que as condições avaliadas a partir de expressões lógicas usando dos sinais do barramento *flags* modulam o sinal *LDCNT*. Dessa forma, para implementar o cálculo dessas condições e a geração do sinal *LDCNT* adequado (alto se a condição for verdadeira e baixo se falsa), primeiramente uma instância do módulo *"decoderBIN_ONEH"* foi empregue para se obter a representação do valor do operando em *one-hot*. Em seguida, essa representação é enviada à uma instância do módulo *"decod_inst_dsv_calc_LDCNT"*, no qual as condições de desvio são calculadas por meio de lógica utilizando os sinais do barramento *flags*. Como cada valor da entrada *op* está associado à uma condição diferente, as condições calculadas foram ligadas no mesmo sinal de saída (que será o sinal *LDCNT* do módulo externo) e protegidas com *buffers tri-state*. A habilitação destes *buffers* está condicionada à representação *one-hot* recebida pelo módulo, isto é, dependendo do valor da entrada *op*, somente uma das condições (no caso, aquela que corresponde a estabelecida pela instrução) fornecerá seu valor à saída (podendo ele ser 1, se a condição for verdadeira, ou 0, se falsa). Assim, como cada condição é simples e pode ser convenientemente obtida por meio do seu próprio texto, a seguinte tabela foi usada para o cálculo das expressões lógicas que as implementam:

Valor da entrada <u>op</u>	Condição em forma textual	Expressão lógica gerada diretamente a partir da conversão do texto
0	Incondicional (sempre ocorre)	LDCNT = 1
1	Se $flags_0 = 1$	$LDCNT = flags_0$
2	Se $flags_0 = 0$	$LDCNT = flags'_0$
3	Se $flags_3 = 1$	$LDCNT = flags_3$
4	Se $flags_3 = 0$	$LDCNT = flags_3'$
5	Se $flags_1 = 1$	$LDCNT = flags_1$
6	Se $flags_1 = 0$	$LDCNT = flags'_1$
7	Se $flags_2 = 1$	$LDCNT = flags_2$
8	Se $flags_2 = 0$	$LDCNT = flags_2'$
9	Se $flags_3 = 1$ e $flags_0 = 0$	$LDCNT = flags_3 \cdot flags_0'$
10	Se $flags_3 = 0$ ou $flags_0 = 1$	$LDCNT = flags_3' + flags_0$
11	Se $flags_1 = flags_2$	$LDCNT = (flags_1 \oplus flags_2)'$
12	Se $flags_1 \neq flags_2$	$LDCNT = flags_1 \oplus flags_2$
13	Se $flags_1 = flags_2$ e $flags_0 = 0$	$LDCNT = (flags_1 \oplus flags_2)' \cdot flags_0'$
14	Se $flags_1 \neq flags_2$ ou $flags_0 = 1$	$DCNT = (flags_1 \oplus flags_2) \cdot flags_0$
15	Incondicional (sempre ocorre)	LDCNT = 1

Esse modelo de implementação foi adotado, pois não só reutiliza um circuito já criado anteriormente para compactar o projeto, mas também facilita o cálculo das expressões lógicas que representam as condições, bem como possibilita trabalhar com uma tabela verdade mais simples para o circuito final.

Além disso, da tabela verdade apresentada na especificação binária e adicionando a lógica de *enable* da entrada *SEL*, obtemos o seguinte mapa de Karnaugh e expressão mínima para o sinal *BOP*:

BOP:	$op_1'op_0'$	$op_1'op_0$	op_1op_0	op_1op_0'
$op_3'op_2'$	1	1	1	1
$op_3'op_2$	F	1	1	1
op_3op_2	1	1	0	
op_3op_2'	1	1/	1	

$$BOP = (op_3' + op_2' + op_1' + op_0')SEL = (op_3op_2op_1op_0)'SEL$$

Como tanto a saída *BOP* quanto a saída de *LDCNT* podem ser emitidas imediatamente ou após um pulso de *clock* (dependendo da instrução decodificada ter ou não operando), mais duas instâncias do módulo "decod_inst_signal_register" foram empregues para implementar essa funcionalidade. Cada um desses sinais de saída foi ligado a uma dessas instâncias, sendo elas coordenadas pelos sinais de controle *BOP* e *BOP** (valor anterior de *BOP*, armazenado dentro do registrador), por motivos análogos aos do decodificador de instrução de transferência.

Por fim, obtemos a expressão minimizada da saída *SXCPC* diretamente da tabela verdade, pois ela só é alta em uma combinação das entradas:

$$SXCPC = (op_3 op_2 op_1 op_0)SEL$$

Ou, para a implementação utilizada, basta ligar a saída 15 do decodificador binário para one hot à uma porta AND com a entrada SEL. Como este sinal só em alto em um caso no qual não há operando (BOP = 0), não é necessário armazená-lo em um registrador, pois naturalmente ele estará zerado quando o decodificador não estiver selecionado.

VI.V. Esquemático do circuito:

Seguindo o raciocínio apresentado acima, os módulos descritos foram implementados e seus diagramas esquemáticos estão apresentados nas figuras 39 (módulo "decod_inst_dsv_calc_LDCNT"), 40 (módulo "decod_inst_dsv").




Figura 39: diagrama esquemático do módulo "decod_inst_dsv_calc_LDCNT". Este circuito foi utilizado para implementar o circuito do decodificador de instruções de desvio.




Figura 40: diagrama esquemático do circuito final do módulo "decod_inst_dsv".

VI.VI.Simulações:

Uma sequência de simulações funcionais com o intuito de avaliar a capacidade do circuito de gerar as saídas adequadas mediante as condições e momento devidos foi feita com o módulo "decod_inst_dsv". Nestas simulações, todos os valores possíveis da entrada <u>flags</u> foram testados para cada entrada <u>op</u>. Alguns exemplos dos resultados destas operações estão expostos nas figuras 41, 42 e 43. Os demais resultados não serão mostrados para evitar repetitividade.




Figura 41: Simulação funcional do circuito do decodificador de instruções de desvio considerando todas as possibilidades de flags para a instrução B OP. Nota-se que o sinal que gera o desvio (LDCNT) ocorre em todos os casos, pois este desvio é incondicional.




Figura 42: Simulação funcional do circuito do decodificador de instruções de desvio considerando todas as possibilidades de flags para a instrução BLS OP. Nota-se que o sinal que gera o desvio (LDCNT) só ocorre se flags₃ = 0 ou flags₀ = 1, assim como esperado.




Figura 43: Simulação funcional do circuito do decodificador de instruções de desvio considerando todas as possibilidades de flags para a instrução STP. Nota-se que, nesse caso, como não há operando, os sinais que geram os efeitos da instrução são liberados no mesmo momento em que a instrução é recebida. Além disso, essa simulação também mostra a capacidade do circuito ser desativado pela entra SEL.

7) Finalização do computador simplificado:

Agora que todos os módulos que integram o computador simplificado foram devidamente especificados, minimizados e testados, resta só uni-los, utilizando os esquemas de ligações apresentadas no roteiro do projeto. O resultado dessa junção já foi apresentado anteriormente na figura 1.

O circuito final do computador simplificado passou por três simulações funcionais, as quais testaram a capacidade dele de executar os programas A, B e C, sendo todas as três bem-sucedidas. Entretanto, só é possível apresentar de forma completa e coerente neste relatório o resultado da simulação do programa A (figura 44), pois ela é menor e pode ser exposta em uma única tela do simulador do Quartus II. Para avaliar o resultado das demais, foi necessário o uso da ferramenta de lupa e a varredura de todo o período simulado, processo o qual não é possível ser refeito de forma adequada através de *screenshots*. Convido o leitor a executar os arquivos "WaveformPB.vwf" e "WaveformPC.vwf" contidos no projeto "computador_simplificado" e repetir o processo de varredura, visando verificar que o afirmado anteriormente é verdade.




Figura 44: Simulação funcional do circuito do computador simplificado executando o programa A "Teste de aritmética". Essa simulação é menor e pode ser exibida em uma única tela do simulador do Quartus II. As demais, por demandarem mais pulsos de clock, tiveram que ser avaliadas com a funcionalidade de lupa, por isso não estão expostas nesse relatório.

Por fim, o computador simplificado foi carregado na placa de desenvolvimento e todos os seus programas foram testados (desta vez, incluindo-se o programa D). Tais testes foram todos bem-sucedidos, fato que indica sucesso da implementação adotada.