

T-01 — Seleção de região


Entradas acionadas: Pino ENDERECO com A5A4 variando entre as quatro combinações (00, 01, 10, 11), mantendo A3..A0 fixo em 0000.

Procedimento: Com o simulador em modo de edição (Poke), alterou-se manualmente os bits A5 e A4 do pino ENDEREÇO, um valor por vez, observando os quatro sinais de saída do decodificador (CS_ROM, CS_RAM, CS_REG, CS_IO) após cada mudança.


Saída observada:

A5A4	CS_ROM	CS_RAM	RegisteBank	IOinterface
00	1	0	0	0
01	0	1	0	0
10	0	0	1	0
11	0	0	0	1


Entrada 00, CS_ROM em 1




Entrada 01, CS_RAM em 1



Entrada 10, CS_RegisteBank em 1.



Entrada 11, IOinterface em 1



Conclusão do teste: Em todos os quatro casos, exatamente um sinal CS ficou ativo, confirmando que o decodificador 2→4 está correto e que não há sobreposição entre as regiões de memória.

T-02 — Erro de paridade

Entradas acionadas: ENDERECO = 0x15 (dentro da faixa da RAM), DADOS_ENTRADA = 0x55 (01010101), ESCREVER = 1, pulso de CLOCK. Em seguida, uso do Poke para inverter manualmente 1 bit do dado já armazenado em 0x15 (sem tocar no bit de paridade), e nova leitura no mesmo endereço (ESCREVER = 0).



Procedimento: gravou-se 0x55 em 0x15; o circuito calculou e armazenou o bit de paridade ímpar correspondente (1, já que 0x55 tem 4 bits em 1 — número par — exigindo paridade 1 para fechar ímpar). Em seguida, inverteu-se manualmente 1 bit do dado salvo (simulando corrupção), sem alterar o arranjo de paridade, e releu-se o endereço.

Saída observada:



Etapa	Saida_Dados	Paridade armazenada	Paridade recalculada	ERRO_PARIDADE
Logo após gravar 0x55	0x55	1	1	0

Após inverter 1 valor corrompido 1 0 1
bit e reler

ENDEREÇO = 0x15 (dentro da faixa da RAM), DADOS_ENTRADA = 0x55 (01010101),
ESCREVER = 1, pulso de CLOCK



Bit invertido e valor corrompido:





T-03 — Falta compulsória

Entradas acionadas: ZERAR_CACHE = 1 (pulso), depois ENDERECO = 0x00, 1 tick de CLOCK.

Procedimento: cache totalmente invalidada antes do teste; primeiro acesso a 0x00 (índice 00, rótulo 000).

Saída observada: ACERTO = 0 (FALTA); linha 0 passa a válido = 1, rótulo = 000.





T-04 — Acerto no mesmo bloco

Entradas acionadas: Na sequência de T-03, ENDERECO = 0x01, 1 tick de CLOCK.

Procedimento: 0x01 cai no mesmo bloco de 0x00 (mesmo índice 00 e mesmo rótulo 000, só o deslocamento muda de 0 para 1).

Saída observada: ACERTO = 1; linha 0 permanece inalterada (válido = 1, rótulo = 000).



T-05 — Falta por conflito

Entradas acionadas: Na sequência de T-04, ENDERECO = 0x20, 1 tick de CLOCK.

Procedimento: 0x20 tem o mesmo índice (00) de 0x00/0x01, mas rótulo diferente (100 em vez de 000) — disputa a mesma linha 0.

Saída observada: ACERTO = 0 (FALTA); linha 0 é atualizada: válido = 1, rótulo passa de 000 para 100.

