LABORATÓRIO DE SISTEMAS DIGITAIS

EXPERIMENTO: **VHDL 2**

DEE – CT – UFRN

Prof.: **Bruno de Melo Pinheiro**

Objetivo

Projetar, elaborar o código e implementar a máquina de estados descrita abaixo, usando Linguagem de Descrição de Hardware (VHDL), e realizar a simulação do mesmo, usando o FPGA disponível em sala.

Descrição da atividade

Implemente uma máquina de estados, em VHDL, que represente um sistema digital com o seguinte comportamento:

Uma máquina de fornecer doces possui dois bits de controles, indicados por C1 e C0, que representam o valor de uma moeda inserida na máquina. Quando C1C0 = 00, significa que nenhuma moeda foi inserida. C1C0 = 01 indica que foi inserida uma moeda de 5 centavos de dólar. C1C0 =10 indica que uma moeda de 10 centavos de dólar foi inserida. Por fim, quando C1C0 = 11, uma moeda de 25 centavos de dólar foi inserida. Crie também uma entrada Cin que representa a deteção de uma moeda. Dessa forma, quando Cin mudar para nível lógico alto, a máquina deve identificar que foi inserida uma moeda cujo valor depende de C1 e C0.

O doce custa 80 centavos de dólar e o sistema apresenta o valor inserido acumulado por meio de uma saída D, de 8 bits, a todo instante. A máquina possui um botão S, que pode ser pressionado para liberar o doce. A liberação só ocorrerá quando o valor inserido na máquina for suficiente para comprar o doce, em todo outro caso esse comando será ignorado. Se o dinheiro inserido for o suficiente para comprar o doce e o botão S for pressionado, a máquina deverá liberar um único doce fazendo com que uma saída R seja igual a 1 durante exatamente um ciclo de relógio e o sistema deduz o custo do doce do valor acumulado depositado. Deve ser possível ao usuário comprar mais de um doce, caso exista dinheiro suficiente na máquina.

A saída R deverá ser indicada em um LED vermelho e a saída D deverá ser indicada em 3 displays de sete-segmentos, representando o valor acumulado (centena, dezena e unidade). Para poder usar o display de 7 segmentos, implemente também um código que converterá um número binário de 8 bits (a saída D) em sua centena, dezena e unidade, a ser mostrada nos displays de 7 segmentos.

Por fim, implemente um pequeno código que recebe um dos clocks presentes na nossa FPGA e o transforma em um clock mais lento, para que possamos ver a máquina de estados caminhar pelos estados com mais facilidade. Use-o para gerar o clock da sua máquina de estados.

LABORATÓRIO DE SISTEMAS DIGITAIS

EXPERIMENTO: **VHDL 2**

DEE – CT – UFRN

Prof.: **Bruno de Melo Pinheiro**

Orientações para implementação de uma FSM qualquer

Para implementar uma FSM, realize o projeto previamente, dando nome a cada um dos estados e fazendo suas transições. Declare um novo tipo de variável usando o comando **TYPE** (veja abaixo) e crie uma variável **desse novo tipo criado** para representar cada um dos possíveis estados do seu projeto. Feito isso, na descrição da arquitetura, use o comando **CASE/WHEN** para definir o que acontece em cada um dos estados. As transições são feitas através de simples condições **IF** em cada um dos **CASES**. Veja o exemplo genérico abaixo para compreender melhor:




```vhdl
architecture FSM of Maq_Refri is

type estado is (I, E, M1, M2, R);
signal estado_atual : estado := I;

begin

   process(clk)
      begin

            if (clk = '1') then
                     case estado_atual is

                                 when I =>
                                    reg_estados <= "000"
                                    LED1 <= '0';
                                    LED2 <= '0';
                                    LED3 <= '0';
                                    estado_atual <= E;

                                 When E =>
                                    reg_estados <= "001"
                                    if B1 = '0' then
                                       estado_atual <= E;
                                    elsif B1 = '1' then
                                       estado_atual <= M1;
                                    end if;

                                 When M1 =>
                                    reg_estados <= "010"
                                    LED1 <= '1';
                                    if B2 = '0' then
                                       estado_atual <= M1;
                                    elsif B2 = '1' then
                                       estado_atual <= M2;
                                    end if;
```

```vhdl
                                 When M1 =>
                                    reg_estados <= "010"
                                    LED1 <= '1';
                                    if B2 = '0' then
                                       estado_atual <= M1;
                                    elsif B2 = '1' then
                                       estado_atual <= M2;
                                    end if;

                                 When M2 =>
                                    reg_estados <= "011"
                                    LED2 <= '1';
                                    if B2 = '0' then
                                       estado_atual <= M2;
                                    elsif B2 = '1' then
                                       estado_atual <= R;
                                    end if;

                                 When R =>
                                    reg_estados <= "100"
                                    LED3 <= '1';
                                    if B1 = '0' then
                                       estado_atual <= R;
                                    elsif B1 = '1' then
                                       estado_atual <= I;
                                    end if;

                        end case;
            end if;
   end process;
end FSM;
```