




(a) Arquitetura RTL geral do LFSR de Galois de N bits com realimentação interna.




(b) RTL da célula elementar (bit-slice do estágio i, repetida para $i = 0, \ldots, N-1$).

Fig. 1: Esquemáticos RTL conceituais do LFSR de Galois. Em (a), a topologia interna distribui o bit Q_0 paralelamente para todos os pontos de tap. Nível 1: barramento de controle e realimentação; Nível 2: cálculo combinacional do tap com porta XOR ($D_i = Q_{i+1} \oplus Q_0$); Nível 3: MUX 2×1 para carga síncrona de semente (load); Nível 4: registrador de estado Flip-Flop tipo D com clock; Nível 5: barramento de saída de estado $q[N-1..0]$ e saída serial pseudoaleatória $lfsr_out = Q_0$. Em (b), detalhe de cada estágio individual com seleção condicional do tap c_{i+1}.




(a) RTL do LFSR Galois de 2 bits (2^1), polinômio primitivo $P(x) = x^2 + x + 1$ (Período Máximo = 3).




(b) RTL do LFSR Galois de 4 bits (2^2), polinômio primitivo $P(x) = x^4 + x + 1$ (Período Máximo = 15).

Fig. 2: Esquemáticos RTL detalhados dos LFSRs de Galois para $N = 2$ e $N = 4$ bits. Em (a), o circuito possui apenas dois flip-flops e uma porta XOR no estágio LSB ($D_0 = Q_1 \oplus Q_0$), percorrendo a sequência cíclica de 3 estados não-nulos ($01 \to 11 \to 10$). Em (b), o registrador de 4 bits possui um único tap no bit 1 ($D_0 = Q_1 \oplus Q_0$), atingindo o período de 15 estados.



(a) RTL do LFSR Galois de 8 bits (2^3), polinômio primitivo $P(x) = x^8 + x^4 + x^3 + x^2 + 1$ (Período Máximo = 255).



(b) Estrutura modular e mapeamento de taps dos LFSRs Galois de alta largura: 16 bits (2^4), 32 bits (2^5) e 64 bits (2^6).

Fig. 3: Esquemáticos RTL dos geradores de ordem superior. Em (a), os três XORs intermediários correspondem aos expoentes x^4, x^3, x^2 do polinômio primitivo, garantindo que qualquer caminho combinacional contenha no máximo um atraso de porta XOR ($t_{cq} + t_{xor} + t_{setup}$). Em (b), visualização da organização modular em cascata com distribuição do sinal de feedback para os taps ótimos que atingem os períodos de 65.535, 4.294.967.295 e 18.446.744.073.709.551.615 ciclos de clock.