
5 = 2

- 5. Explique qué es y cómo funcionan un multiplexor y un demultiplexor.¿Para qué sirve? De ejemplos de aplicación.
 - a. Diseñe, simule e impacte en la FPGA un circuito multiplexor de 4 entradas;






viernes, 16 de mayo de 2025

b. Diseñe, simule e impacte en la FPGA un circuito demultiplexor de 4 salidas;

1 entrada 4 salidas, selectores 2



Para que salga por el canal / el valor dels ser sosi en binario:


Pez: si quino que salza por ye

So: 0 51:1 -> 1/4:1

\ ₀	Y 1	1/2	1/3
1	0	0	0
0	1	0	Ø
Ø	0	1	0
Ø	Ø	0	1
	1 0 0	1 0	1 0 0 0 1 0 0 0 0 0 0

6 = 5051 70 + 505174 + 505172 + 505173






 Diseñe e implemente en Verilog un circuito que genere los bits de paridad de Hamming para un dato de 8 bits. Realice lo mismo para el circuito corrector correspondiente. Analice y compruebe el correcto funcionamiento de cada circuito mediante testbench.

Ayuda: Piense en cada una de las funciones (generador y corrector) como dos circuitos por separado.

Si
$$n=8$$
 \rightarrow $8+p \in 2^{p}-1$

= '23 2' 2' 2°



R. 3,5,7,9

P. 3, 6, 7, 10

Ps = 5, 6,7

1,10

```
| medule Sd 2 homeling (
| imput (7:0) 0, | |
| imput (7:0) 0, | |
| output (11:0) H |
| imput (7:0) 0, | |
| output (11:0) H |
| imput (7:0) 0, | |
| imput
```

Como funciona el correcto (.

	j.	da	Ja	13	dч	ds	db	d7	de	dq	110	дu
Pa	_		_				_		_		_	
p ₂		_	_			_				_	_	
Pз												
P4								4		-		

Chaques Godo bit de Paridod aplicado @ entre todos los bits d:

1. Cody 0

1. (Cody 0)

1. (Cod

SI 9 t 0000) on lo pos donde otó el erros lo caviero