

# Arquitectura de Computadoras I Ingeniería en Computación – Curso 2018

## Práctica de Laboratorio: Microprocesador MIPS Segmentado

El objetivo de esta práctica es implementar el microprocesador MIPS (visto en clase de teoría) en VHDL. En concreto, se va a realizar la versión **segmentada** del microprocesador, cuyos detalles se pueden encontrar en: "Computer Organization and Design: The Hardware/Software Interface ", por David A.Patterson y John L. Hennessy. Se recomienda seguir el libro para realizar esta práctica, ya que se sigue este libro con bastante fidelidad. En concreto, se sigue el modelo segmentado del MIPS, detallado en el capítulo 4.

El modelo de las memorias de datos y programas proporcionado (archivo memory.vhd) no introduce ciclos de espera y responde en el mismo ciclo. Además, utiliza dos archivos separados para el contenido inicial de cada memoria, archivo llamado "program1" para memoria de instrucciones y "data" para memoria de datos. Se proporcionan un archivo de ejemplo (program1.s) para utilizar junto con el testbench de la práctica, si bien se pueden generar otros archivos correspondientes a otros códigos para hacer más pruebas.

#### **Ejercicio**

Se dispone de la implementación de un procesador completo que admite las siguientes instrucciones: *add*, *sub*, *and*, *or*, *lw*, *sw*, *slt* y *beq*. En cualquier caso, la instrucción *beq*, que implica riesgos de control por ser un salto, funcionará "anómalamente" en la versión básica del ejercicio obligatorio.

#### ADD (Add Word)

31	26	25	21	20	16	15	11	10 6	5	0
SPECIAL			*0	_			rd	0		ADD
00000	0		rs	ı	·		rd	00000	1 (	0000
6			5	5	5		5	5		6

Formato: ADD rd, rs, rt  $\underline{\text{Descripción}}$ : rd  $\leftarrow$  rs + rt

### **SUB** (Substract Word)

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPEC</b> 0 0 0			rs		rt		rd	0 0	0 0 0	<b>SUB</b> 1 0 0 0	
6	;		5		5		5		5	6	

Formato: SUB rd, rs, rt Descripción: rd ← rs - rt

#### **AND**

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPE</b> (0 0 0 0	<b>CIAL</b> 000		rs		rt		rd		0 0 0 0 0 0	1 (	<b>AND</b> 0 0 1 0 0
	3		5		5		5		5		6

Formato: AND rd, rs, rt Descripción: rd ← rs AND rt

#### OR

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPECIAI</b> 0 0 0 0 0			rs		rt		rd		0 0 0 0 0	<b>OR</b> 10010	1
6			5		5		5		5	6	

<u>Formato</u>: OR rd, rs, rt <u>Descripción</u>: rd ← rs OR rt

## **SLT** (Set on Less Than)

31	26	25	21	20	16	15	11	10	6	5	0
	<b>ECIAL</b> 0 0 0 0		rs		rt		rd	(	0 0 0 0 0	<b>slt</b> 1010	1 0
	6		5		5		5		5	6	

Formato: SLT rd, rs, rt Descripción: rd ← (rs < rt)

#### LW (Load Word)

31	26	25	21	20	16	15	0
<b>SPE</b> 0			base		rt	offset	
6	3		5		5	16	

Formato: LW rt, offset(base)

 $\underline{\mathsf{Descripción}} \colon \mathsf{rt} \leftarrow \mathsf{memory}[\mathsf{base+offset}]$ 


#### SW (Store Word)

31	26	25	21	20	16	15	0
<b>SPEC</b> 1 0 1	<b>CIAL</b> 0 1 1		base		rt	offset	
6			5		5	16	

Formato: ST rt, offset(base)

 $\underline{\mathsf{Descripción}} : \mathsf{memory}[\mathsf{base+offset}] \leftarrow \mathsf{rt}$ 

#### **BEQ** (Branch on Equal)



Formato: BEQ rs, rt, offset

<u>Descripción</u>: if (rs=rt) then PC ← PC + (offset << 2)





Figura 1. Modelo de microprocesador segmentado

Se pide que al diseño completo del procesador MIPS segmentado realizado por la cátedra, incorporar las siguientes instrucciones y verificar el diseño utilizando el archivo "program1" proporcionado por la cátedra.


#### **LUI** (Load Upper Inmediate)



Formato: LUI rt, inmediate

<u>Descripción</u>: rt ← immediate &  $0^{16}$  (rt ← immediate << 16)

## **J** (Jump)



Formato: J jump\_target

 $\underline{\mathsf{Descripción}} \colon \mathsf{PC} \leftarrow \underline{\mathsf{PC}} [31:28] \; \& \; \mathsf{I} [\mathsf{I250}] \; \& \; \mathsf{00}$ 

## Material a entregar

- Archivos VHDL
- Archivos ".s"
- Archivos de memoria de instrucción

## Ayudas y avisos

 Los archivos "programa" y "datos" que contienen las memorias de instrucciones y datos respectivamente deben estar en el directorio de trabajo. Si no es así, en el archivo procesador\_TB.vhd se puede dar la ruta completa de dichos archivos cambiando las líneas de código:

```
C_ELF_FILENAME => "programa", ...
C ELF FILENAME => "datos",
```

por otras donde indique la ruta completa a ambos archivos, por ejemplo:

```
C_ELF_FILENAME => "D:\nombredirectorio\programa", ...
C_ELF_FILENAME => "D:\nombredirectorio\datos",
```

- El programa de prueba "program.s" proporcionado en la práctica no incluye riesgos y prueba todas las instrucciones del ejercicio básico. El archivo "programa" es el resultado del ensamblado del "program.s" que se usará para probar el ejercicio básico. El archivo "datos" contiene los datos que se usaran por el "programa" en el ejercicio básico.
- El archivo *memory.vhd* contiene la memoria que se usará en el ejercicio básico. El archivo *processor.vhd* contiene la entidad del micro que se deberá implementar. El archivo *processor\_tb.vhd* contiene el test bench para probar el ejercicio básico.
- Se entrega además, las descripciones de las entidades "alu" y "registers" en los archivos alu.vhd y registers.vhd, que implementan la unidad aritmetico-lógica del procesador y el banco de registros, respectivamente.
- La tabla contenida en el archivo "registers.html" proporcionada en la práctica muestra la traducción de los nombres de registros usados en ensamblador al número de registro en el micro, del 0 al 31.