Assignment 4

Dears,

In this assignment we will practice on Behavioral level. In Behavioral Modeling it's not necessary to put the schematic!

- Use Non-Blocking statement in behavioral model.
- All projects must contain of Test fixture.
- Pay attention to deadline!

Good Luck!

Computer Architecture Lab Team

Behavioral Modeling:

1. Divide Algorithm (Section 3.4 of Computer Architecture Book):

The necessary flowcharts are given here too. You can see one example of this algorithm in Fig 3.11 of computer Architecture book.




FIGURE 3.10 A division algorithm, using the hardware in Figure 3.9. If the remainder is positive, the divisor did go into the dividend, so step 2a generates a 1 in the quotient. A negative remainder after step 1 means that the divisor did not go into the dividend, so step 2b generates a 0 in the quotient and adds the divisor to the remainder, thereby reversing the subtraction of step 1. The final shift, in step 3, aligns the divisor properly, relative to the dividend for the next iteration. These steps are repeated 33 times.

Iteration	Step	Quotient	Divisor	Remainder	
0	Initial values	0000	0010 0000	0000 0111	
1	1: Rem = Rem - Div	0000	0010 0000	@110 0111	
	2b: Rem < 0 ⇒ +Div, sll Q, Q0 = 0	0000	0010 0000	0000 0111	
	3: Shift Div right	0000	0001 0000	0000 0111	
2	1: Rem = Rem - Div	0000	0001 0000	@111 0111	
	2b: Rem < 0 ⇒ +Div, sII Q, Q0 = 0	0000	0001 0000	0000 0111	
	3: Shift Div right	0000	0000 1000	0000 0111	
3	1: Rem = Rem - Div	0000	0000 1000	@111 1111	
	2b: Rem < 0 ⇒ +Div, sII Q, Q0 = 0	0000	0000 1000	0000 0111	
	3: Shift Div right	0000	0000 0100	0000 0111	
4	1: Rem = Rem - Div	0000	0000 0100	@000 0011	
	2a: Rem ≥ 0 ⇒ sll Q, Q0 = 1	0001	0000 0100	0000 0011	
	3: Shift Div right	0001	0000 0010	0000 0011	
5	1: Rem = Rem - Div	0001	0000 0010	@000 0001	
	2a: Rem ≥ 0 ⇒ sll Q, Q0 = 1	0011	0000 0010	0000 0001	
	3: Shift Div right	0011	0000 0001	0000 0001	

FIGURE 3.11 Division example using the algorithm in Figure 3.10. The bit examined to determine the next step is circled in color.




FIGURE 3.12 An improved version of the division hardware. The Divisor register, ALU, and Quotient register are all 32 bits wide, with only the Remainder register left at 64 bits. Compared to Figure 3.9, the ALU and Divisor registers are halved and the remainder is shifted left. This version also combines the Quotient register with the right half of the Remainder register. (As in Figure 3.6, the Remainder register should really be 65 bits to make sure the carry out of the adder is not lost.)

Hint3: You can use always #10000 clk = \sim clk; in test code to generate 10Hz clock cycle.

And change the timescale for the delay is defined by the `timescale statement at the beginning of the file to "`timescale 1ms / 1ms".

2. How to study


Now, you have learnt behavioral modeling! So you can model many things in this type of modeling. Consider below question and write your idea about it in Verilog language at behavioral model. (The pseudo code is enough. Syntax is not important; just clarify your understanding about this module in text file not in Xilinx!)

The name of this module is: How should I study in BIHE University?

- 1. What are the inputs and outputs of this module?
- 2. What are sensitivity list of always block from your view?
- 3. What should sensitivity list of always block be from *Bahai* view?
- 4. How can you test this module?
- If you have some problems in understanding the questions don't hesitate to ask your question.
- **3.** You should implement binary to BCD. This module is very useful especially in driving 7 segment. We will use this module in future to see your project result on 7 segment in Spartan board.

۲. مبدل دو دویی به دهدهی

مشخصات مدار مورد نظر بصورت زیر است:



ورودى:

عدد دودویی (۳۲ بیت) : Bin

• شروع عمليات (١ بيت) : Start

Clock •

خروجي:

• عدد دهدهی (۳۲ بیت) : BCD

• پایان عملیات (۱ بیت) •

با فعال شدن سیگنال Start مدار شروع به کار کرده و ورودی Bin را به معادل دهدهی آن تبدیل کرده و حاصل را روی خطوط BCD می گذارد و سیگنال End را به منزله اعلام پایان عملیات فعال می کند.

توجه : تمام ورودی و خروجی ها باید با Clock سنکرون باشند.

الگوریتم تبدیل یک عدد دو دویی به دهدهی معادل به صورت زیر است:

الف: عدد دودويي ورودي را يک بيت به چپ شيفت دهيد.

ب: اكر رقم أام عدد دهدهي بزرگتر يا برابر ۵ است به أن رقم، ٣ تا اضافه كنيد.

ج: مراحل الف و ب را به اندازه تعداد بیت های عدد دودویی تکرار کنید.

مثال: تبدیل عدد دو دویی ۱۱۰۱۰۰۱۰ به معادل دهدهی

<u>رقم۳</u>	<u>رقم۲</u>	رقم ١	عدد دودویی	عمل	
0000	0000	0000	001101000100	شیفت به چپ	
0000	0000	0000	011010001000	شیفت به چپ	
0000	0000	0000	110100010000	شیفت به چپ	
0000	0000	0001	101000100000	شیفت به چپ	
0000	0000	0011	010001000000	شیفت به چپ	
0000	0000	0110	100010000000	به رقم ۱ سه تا اضافه کن	
0000	0000	1001	100010000000	شیفت به چپ	
0000	0001	0011	000100000000	شیفت به چپ	
0000	0010	0110	001000000000	به رقم ۱ سه تا اضافه کن	
0000	0010	1001	001000000000	شیفت به چپ	
0000	0101	0010	010000000000	به رقم ۲ سه تا اضافه کن	
0000	1000	0010	010000000000	شیفت به چپ	
0001	0000	0100	100000000000	شیفت به چپ	
0010	0000	1001	000000000000	به رقم ۱ سه تا اضافه کن	
0010	0000	1100	000000000000	شیفت به چپ	
0100	0001	1000	000000000000	به رقم ۱ سه تا اضافه کن	
0100	0001	1011	000000000000	شیفت به چپ	
1000	0011	0110	000000000000	پایان عملیات	
خروجي دهدهي معادل			عدد دودویی ورودی		