درس معماری کامپیوتر نیمسال دوم ۲۴-۳۰ استاد: دکتر اسدی



دانشکده مهندسی کامپیوتر

پاسخنامه تمرین سری ششم

۱. (آ) CPI یر دازنده P1 به صورت زیر محاسبه می شود:

$$CPI = 0.4 \times 6 + 0.2 \times 6 + 0.3 \times 2 + 0.1 \times 2 = 4.4$$

(ب) CPI پر دازنده P2 به صورت زیر محاسبه می شود:

$$CPI = 0.4 \times 10 + 0.2 \times 10 + 0.3 \times 6 + 0.1 \times 6 = 8.4$$

(ج) پردازنده P1، 1.05 برابر سریعتر از P2 است.

 $ExecutionTime_{P1} = Instructions \times CPI_{P1} \times ClockCycleTime$

 $ExecutionTime_{P2} = Instructions \times CPI_{P2} \times \frac{ClockCycleTime}{2}$

$$\frac{ExecutionTime_{P1}}{Execution_Time_{P2}} = \frac{instructions \times CPI_{P1} \times ClockCycleTime}{instructions \times CPI_{P2} \times \frac{ClockCycleTime}{2}} = \frac{4.4 \times 1}{8.4 \times \frac{1}{2}} = \frac{4.4}{4.2} = 1.05$$

(د) بهبود ALU گزینه بهتری است. P1 پردازنده P1 برای برنامه P به صورت زیر محاسبه می شود:

$$CPI_{ALU} = 0.4 \times 6 + 0.2 \times 6 + 0.3 \times \frac{2}{2} + 0.1 \times \frac{2}{2} = 4$$

با بهبود CPI ، LSU پردازنده P1 برای برنامه A به صورت زیر محاسبه مو ،شو د:

$$CPI_{LSU} = 0.4 \times \frac{6}{2} + 0.2 \times (6 \times 2) + 0.3 \times 2 + 0.1 \times 2 = 4.4$$

همانdور که مشاهده کردیم، CPI_{ALU} مقدار کمتری نسبت به CPI_{LSU} داشت و در نتیجه بهبود در آن، نتیجه بهتری دارد. صفحه ۲ از ۱۰ درس معماري كامييوتر

 برای پیادهسازی این دستور، تنظیم میکنیم که ALU عملیات تفریق را انجام دهد و با استفاده از MSB، اینکه \$1\$ بزرگتر مساوی است و یا rt را مشخص میکنیم. حال از یک مالتی پلکسر استفاده میکنیم که ورودی · آن rs، ورودی ۱ آن rt و سیگنال کنترلی آن نیز بیت MSB نتیجه است. در نهایت نیز از یک مالتی پلکسر دیگر استفاده میکنیم که ورودی ۰ آن، خروجی مالتی پلکسر قبلی که به write data در رجیسترفایل میرفت باشد و ورودی ۱ آن نیز خروجی مالتی پلکسری که قبلتر اشاره کردیم. برای بیت کنترلی نیز از یک سیگنال is_max که از واحد کنترل میآید و در زمان اجرای این دستور یک میشود، استفاده میکنیم.

(ب) كلاك اول:

در این کلاک مقدار PC برابر با PC+4می شود و همچنین مقدار IR برابر با PC+4 می شود. سىگنالھا:

IorD=0, MemRead=1, MemWrite=0, IRWrite=1, RegWrite=0, ALUsrcA=0, A rcB=01, PCWrite=1, ALUop=00, PCsource=00, MemtoReg=X, RegDst=X, is_max=X کلاک دوم:

در این کلاک مقادیر رجیسترهای مدنظر خوانده و ذخیره می شوند، همچنین مقادیر سیگنال کنترلی به طور خاص این دستور مشخص می شوند. ALU نیز مشغول محاسبه مقصد پرش احتمالی برای دستور Branch است. سیگنالها: IorD=X, MemRead=0, MemWrite=0, IRWrite=0, RegWrite=0, ALUsrcA=0, A rcB=11, PCWrite=0, ALUop=00, PCsource=X, MemtoReg=X, RegDst=X, is_max=X کلاک سوم:

در این کلاک عمل تفریق مورد نظر در ALU انجام می شود.

IorD=X, MemRead=0, MemWrite=0, IRWrite=0, RegWrite=0, ALUsrcA=1, ALUsrcB=00, PCWrite=0, ALUop=10, PCsource=X, MemtoReg=X, RegDst=X, is_max=X کلاک چهارم:

در این کلاک WB انجام شده و نتیجه در رجیسترفایل ذخیره می شود. سیگنالها:

IorD=X, MemRead=0, MemWrite=0, IRWrite=0, RegWrite=1, ALUsrcA=X, A rcB=X, PCWrite=0, ALUop=X, PCsource=X, MemtoReg=X, RegDst=1, is_max=1

(ج) همانطور که در قبل دیدیم، CPI این دستور برابر با ۴ است. دستور lui عملا معادل ori و lui است که هر کدام ۴ کلاک هستند.

دستور lw شامل ۵ کلاک است.

دستورات sw, add, sub همگی شامل ۴ کلاک هستند.

دستور beq نیز شامل ۳ کلاک است.

از طرفی با توجه به مقادیر ذخیرهشده، متوجه میشویم که دستور برنچ not taken است و بنابراین داریم:

$$CPI = \frac{6*4+3+2*5}{9} = 4.11$$

۳. (آ) در پردازنده single-cycle برای اجرای هر یک از دستورات به یک چرخه ساعت نیاز است و طول هر چرخه ساعت برابر با زمان اجرای طولانی ترین دستور یعنی lw است. بنابراین زمان چرخه ساعت در پردازنده single-cycle برابر می شود با:

$$200 + 50 + 100 + 200 + 50 = 600$$

اما تعداد چرخههای ساعت برای اجرای هر دستور در پدازنده multi-cycle بسته به نوع دستور متفاوت است:

J	beq	sw	lw	R	Instruction Type
٣	٣	۴	۵	۴	clock cycle count

همچنین در این پردازنده، طول چرخه ساعت باید به اندازهای باشد که طولانی ترین بخش قابل اجرا باشد. بنابراین طول چرخه ساعت برابر با 200nm خواهد بود.

(*ت*

$$CPI_{single-cycle} = 1$$

$$CPI_{multi-cycle} = (0.25 \times 5) + (0.1 \times 4) + (0.52 \times 4) + (0.11 \times 3) + (0.02 \times 3) = 4.12$$

(ج) میزان speedup به صورت زیر محاسبه می شود:

$$\frac{CPI_{single-cycle} \times clockcycletime_{single-cycle}}{CPI_{multi-cycle} \times clockcycletime_{multi-cycle}} = \frac{1 \times 600}{4,12 \times 200}$$

$$\frac{1 \times 600}{4.12 \times 200} \approx 0.73$$

بنابراین تسریعی حاصل نمیشود.

درس معماری کامپیوتر صفحه ۴ از ۱۰

CPI اگر فرض کنیم x% از دستورات از نوع y، y% از دستورات از نوع y و y% از دستورات از نوع z% هستند، مقدار برای هر یک از x پر دازنده برابر است با:

$$CPI_{p1} = 5x + 10y + 3z$$
$$CPI_{p2} = 3x + 7y + 2z$$
$$CPI_{p3} = 2x + 5y + 1z$$

از آنجایی که برنامه محک روی پردازنده P2 به میزان 1.8 برابر کوتامتر نسبت به پردازنده P1 اجرا می شود، خواهیم داشت:

$$\frac{ExecTime_{p1}}{ExecTime_{p2}} = \frac{\frac{CPI_{p1}}{Frequency_{p1}}}{\frac{CPI_{p2}}{Frequency_{p2}}} = \frac{\frac{5x+10y+3z}{1}}{\frac{3x+7y+2z}{1.2}} = 1.8$$

$$\Rightarrow 10x + 20y + 6z = 9x + 21y + 6z \Rightarrow x = y$$

همچنین چون اجرای برنامه محک روی پردازنده P3 به میزان 1.875 برابر کوتامتر نسبت به پردازنده P2 اجرا می شود، خواهیم داشت:

$$\frac{ExecTime_{p2}}{ExecTime_{p3}} = \frac{\frac{CPI_{p2}}{Frequency_{p2}}}{\frac{CPI_{p3}}{Frequency_{p3}}} = \frac{\frac{3x+7y+2z}{1.2}}{\frac{1.2}{2x+5y+1z}} = 1.875$$

$$\Rightarrow 15x + 35y + 10z = 15x + 37.5y + 7.5z \Rightarrow y = z$$

همچنین از آنجایی که برنامه محک تنها از دستورات X,Y,Z تشکیل شده است، داریم:

$$x + y + z = 1$$

بنابراین کافیست سه معادله سه مجهول بالا را حل کنیم که در نتیجه خواهیم داشت:


$$x = 0.33, \quad y = 0.33, \quad z = 0.33$$

بنابراین سه نوع دستور X,Y,Z به صورت برابر در بنچمارک به کار رفتهاند.

تنها بخش قابل تسریع در سری پردازنده مذکور، مسیر بحرانی آن است. بیشینه تسریع فرکانسی که این سری پردازنده داشته است برابر 1.5 بوده که برای این اتفاق، باید T_{total} به اندازه $\frac{1}{3}$ کاهش یابد. با توجه به داده سوال، بهترین کران بالایی که میتوان برای T_{limit} بدست آورد برابر T_{100} حالت ابتدایی یعنی T_{100} خواهد بود.


```
۵. (آ) از آنجا که FSM دارای ۱۲ فلیپفلاپ است، یعنی ۱۲ بیت برای نمایش وضعیت قبلی و فعلی نیاز است. اگر از
                                                           یک ROM استفاده کنیم خواهیم داشت:
\# \ of \ inputs = 8(opcode) + 12(stateregister) = 20bits
\# \ of \ outputs = 30(control signals) + 12(next state) = 42bits
size\ of\ ROM = 2^{20} \times 42bits = 42Mb
(ب) از ROM1 برای بدست آوردن حالت بعدی و از ROM2 برای بدست آوردن سیگنالهای خروجی استفاده میکنیم.
\# \ of \ inputs(ROM1) = 8(opcode) + 12(stateregister) = 20bits
\# \ of \ outputs(ROM1) = 12(next state) = 12bits
size\ of\ ROM1 = 2^{20} \times 12bits = 12Mb
\# \ of \ inputs(ROM2) = 12(stateregister) = 12bits
\# \ of \ outputs(ROM2) = 30(control signals) + 12(next state) = 42bits
size of ROM = 2^{12} \times 42bits = 168Kb
(ج) اگر هر دستور به ۸ میکرودستور تقسیم شود، نیاز است که ۳ بیت دیگر به تعداد بیتهای وضعیت (فعلی و بعدی)
اضافه شود.
                                                                           حل مجدد بخش الف:
\# \ of \ inputs = 8(opcode) + 12(stateregister) + 3(u - instructionstate) = 23bits
\# \ of \ outputs = 30(control signals) + 12(next state) + 3(u - instruction state) = 45bits
size of ROM = 2^{23} \times 45bits = 360Mb
                                                                             حل مجدد بخش ب:
\# \ of \ inputs(ROM1) = 8(opcode) + 12(stateregister) + 3(u-instructionstate) = 23bits
\# \ of \ outputs(ROM1) = 12(next state) + 3(u - instruction state) = 15bits
size \ of \ ROM1 = 2^{23} \times 15 bits = 120 Mb
\# \ of \ inputs(ROM2) = 12(state register) + 3(u - instruction state) = 15bits
\# \ of \ outputs(ROM2) = 30(control signals) + 12(next state) + 3(u - instruction state) =
45bits
size of ROM = 2^{15} \times 45bits = 1440Kb
```

MDR داده بخوانیم. همچنین، مقدار B را به واحد حافظه متصل کردهایم تا بتوانیم از آدرس B داده بخوانیم. همچنین، مقدار B را به واحد B ورودی دادهایم تا با رجیستر B جمع شود. این تغییرات، احتمالاً ساده ترین مجموعه تغییرات ممکن هستند.




 ψ) با توجه به مسیر داده ای جدید که در صفحهٔ قبل نشان داده شده است، پیاده سازی دستور addm کار سختی نیست. دو سیکل اول مانند سایر دستورات پیش می روند: ابتدا دستور خوانده می شود و سپس مقادیر رجیسترها خوانده می شوند. در سیکل سوم، می توانیم از مقدار B (که دادهٔ رجیستر rs را در خود دارد) به عنوان آدرس حافظه برای خواندن داده استفاده کنیم. سپس مقدار Mem[rt] در سیکل بعدی با رجیستر rs جمع می شود. توجه کنید که مقدار χ همچنان دادهٔ مربوط به rs را نگه داشته است، چرا که ورودی های فایل رجیستر تغییر نکرده اند. در نهایت، نتیجه مانند یک دستور نوع χ به رجیستر مقصد بازنویسی می شود.

درس معماری کامپیوتر صفحه ۷ از ۱۰




درس معماری کامپیوتر صفحه ۸ از ۱۰

۷. (آ) تغییرات اعمال شده برای دستور jmem بصورت زیر است:




(ب) تغییرات اعمال شده برای دستور max4 به صورت زیر است:



(ج) • دستور اول: راههای پیادهسازی دیگری نیز برای این دستور وجود دارد. راهی که ما استفاده کردیم، آن را در ۴ سیکل انجام میدهد. همهی راهحلها باید مسیر دادهای از ثبات PC به پورت Write data در حافظه و از پورت MemData در حافظه به PC اضافه شود. از آنجا که آدرس دستور Store دارای یک مقدار فوری است، باید از ALU (در سیکل ۳) استفاده کنیم قبل از اینکه عملیات Store را در سیکل ۴ انجام دهیم.

مقدار PC+4 در سیکل ۱ در ثبات PC ذخیره شده، بنابراین میتوان آن را در هر زمانی پس از تولید آدرس، ذخیره کرد. برای اجرای این عملیات در ۴ سیکل، باید عمل Load در سیکل P انجام شود. مسیر دادهای از ثبات P به پورت آدرس حافظه اضافه شود. انجام Load پیش از Store ممکن است چون تضمین شده که این دو آدرس با هم همپوشانی ندارند. برای جلوگیری از بازنویسی مقدار PC+4، مقدار بارگذاری شده در ثبات PC+4 نامی مقدار PC+4 نامی و در سیکل PC+4 به عقب نوشته می شود. ماشین حالت متناهی آن به صورت زیر است:



• دستور دوم: کافی است دستور را در ۶ سیکل انجام دهیم، در ۲ سیکل اول که همانند بقیه دستورات است. در سیکل های ۳، ۴ و ۵ باید مقایسه بین ثبات ها را داشته باشیم، چون طبق سوال ALU مقایسه ۲ به ۲ را انجام می دهد و برای این ۴ ثبات نیاز به ۳ تا مقایسه داریم و در سیکل ۶ که آخرین سیکل است، مقدار محاسبه شده را در ثبات مقصد ذخیره می کنیم. ماشین حالت متناهی آن به صورت زیر است:

درس معماری کامپیوتر صفحه ۱۰ از ۱۰

