



دانشگاه صنعتی شریف  
دانشکده مهندسی کامپیوتر

گزارش پروژه  
درس معماری کامپیوتر

## طراحی واحد ممیز شناور (FPU)

نگارش

فاطمہ تیمارچی - ۴۰۲۱۰۵۸۰۲

سیدہ شقایق میرجلیلی - ۴۰۲۱۰۶۶۵۹

متین باقری - ۴۰۲۱۰۵۷۲۷

سیداحمد موسوی اول - ۴۰۲۱۰۶۶۴۸

استاد

دکتر حسین اسدی

تیر ماہ ۱۴۰۴

# فهرست مطالب

۱	ساختر کلی مدار	۱
۱-۱	مدار پایه	۱
۲-۱	بانک ثبات ممیز شناور	۲
۳-۱	ALU واحد ممیز شناور (FPALU)	۳
۴-۱	واحد کنترلی (ControlUnit)	۴
۲	ALU	۷
۱-۲	fadd	۷
۱-۱-۲	مدار fadd	۷
۲-۱-۲	fMinnus مدار	۸
۲-۲	fsub	۹
۳-۲	fslt	۱۰
۴-۲	fmult	۱۱
۵-۲	fabs	۱۳
۶-۲	fsin	۱۳
۳	تست بنچ مدار	۱۷

## فهرست تصاویر


۱-۱	مدار اصلی تمرین ۵	۲
۲-۱	بانک ثبات واحد ممیز شناور	۳
۳-۱	واحد محاسباتی ممیز شناور در مدار اصلی	۳
۴-۱	نمای داخلی ALU ممیز شناور	۴
۵-۱	واحد کنترلی	۵
۶-۱	واحد کنترلی: شناسایی دستور	۶
۷-۱	واحد کنترلی: تولید سیگنال‌های کنترلی	۶
۱-۲	exopnent of fadd	۸
۲-۲	قسمت fsub مدار	۱۰
۳-۲	قسمت fslt مدار	۱۰
۴-۲	عملیات لازم پس از ضرب دودویی برای اعداد subnormal	۱۲
۵-۲	بررسی حالات خاص به طور مجزا	۱۳
۶-۲	قسمت main مدار	۱۴
۷-۲	قسمت exponent مدار	۱۵
۸-۲	قسمت سینوس مدار	۱۶
۹-۲	ساخت توان‌های مورد نیاز	۱۶

# فصل ۱

## ساختار کلی مدار

### ۱-۱ مدار پایه


همانطور که خواسته شده بود، مدار این پروژه توسعه داده شده مدار تمرین ۵ (تصویر ۱-۱) است که نسخه تکمیل شده MIPS-Single-Cycle بود. ابتدا از صحت عملکرد مدار اولیه مطمئن شدیم و سپس کمی مدار موجود را مرتب کردیم. برای این کار سعی کردیم در حد امکان تعداد اجزای مدار اصلی را کاهش دهیم و برای کاهش سیم کشی ها از tunnel استفاده کنیم.



شکل ۱-۱: مدار اصلی تمرین ۵

## ۲-۱ بانک ثبات ممیز شناور

از مدل بانک ثبات موجود استفاده کرده و یک بانک ثبات مخصوص واحد ممیز شناور (تصویر ۲-۱) به مدار اصلی اضافه کردیم. آدرس هایی که از آن ها می خوانیم IS و IT هستند. اگر قصد نوشتن در این بانک ثبات را داشته باشیم در ثبات rd و در غیر این صورت در ثبات ۰ می نویسیم (مشابه آنچه در تمرین ۵ از ما خواسته شده بود). داده ای که در بانک ثبات ممیز شناور نوشته می شود، در صورت TOcop بودن دستور،




شکل ۱-۲: بانک ثبات واحد ممیز شناور

داده‌ای است که از بانک ثبات اصلی خوانده شده، و در غیر این صورت خروجی ALU واحد ممیز شناور است.


### ۳-۱ ALU واحد ممیز شناور (FPALU)

واحد محاسباتی بخش ممیز شناور (تصویر ۳-۱) از بانک ثبات این واحد ورودی گرفته و خروجی آن نیز به بانک ثبات باز می‌گردد.



شکل ۱-۳: واحد محاسباتی ممیز شناور در مدار اصلی

FPALU (تصویر ۴-۱) خود از تعدادی بخش تشکیل شده که هر یک وظیفه انجام یک نوع محاسبه خاص را بر عهده دارند. خروجی بر اساس code operation که توسط واحد کنترلی تعیین می‌شود، انتخاب می‌شود. در فصل بعد به بررسی دقیق هر یک از این زیربخش‌ها خواهیم پرداخت.




شکل ۴-۱: نمای داخلی ALU ممیز شناور

## ۴-۱ واحد کنترلی (ControlUnit)

برای کنترل بخش ممیز شناوری که به مدار پایه اضافه کردیم، واحد کنترلی آن را به نحوی گسترش دادیم که سیگنال‌های کنترلی زیر را نیز تولید کند:


FregWrite مشخص می‌کند آیا قصد نوشتن در FPRF را داریم یا خیر  
TOcop و FROMcop دستورات انتقال داده بین بانک‌های ثابت را تشخیص می‌دهند  
FALUop مشخص می‌کند FPALU چه محاسبه‌ای انجام دهد




شکل ۱-۵: واحد کنترلی

نحوه کار ControlUnit به این صورت است که ابتدا بر اساس opCode و functionCode دستور، نوع دستور را شناسایی می‌کند (تصویر ۱-۶) و سپس بر اساس آن سیگنال‌های مورد نیاز را تولید می‌کند (تصویر ۱-۷).





شکل ۱-۶: واحد کنترلی: شناسایی دستور



شکل ۱-۷: واحد کنترلی: تولید سیگنال‌های کنترلی

## فصل ۲

# ALU

### ۱-۲ fadd


برای کشیدن مدار fadd این مدار را به دو قسمت تقسیم کردم . بخش اول برای حالتی است که sign دو عدد داده شده یکسان باشد و بخش دوم نیز برای حالتی است که sign دو عدد داده شده متفاوت باشد . بخش اول در مدار fadd پیاده سازی شده است و بخش دوم را در مدار fMinnus پیاده سازی شده است . در ابتدای هر دو مدار با استفاده از مالتی پلکسر و گیت های منطقی fadd و fMinnus من مشخص کردم که اگر هر کدام از اعداد برابر NAN یا INFINITY باشد بنابراین حاصل آن جمع نیز به ترتیب برابر NAN و INFINITY میشود و به ترتیب سیگنال های NAN-PIN و INFINIY-PIN فعال میشود .

### ۱-۱-۲ مدار fadd

در این مدار جمع را در سه حالت حساب کرده و با استفاده از مالتی پلکسر بین حاصل های به دست آمده حاصل صحیح را انتخاب میشود

۱.  $\text{exponent } b > \text{exponent } a$  در این حالت در ابتدا توجه میکنیم که آیا  $\text{exponent}$  عدد ما صفر هست یا نه تا بفهمیم عدد ما نرمال هست یا خیر فهمیدن این موضوع را با استفاده از سیگنال subnormal انجام دادم که اگر این سیگنال برابر یک بود آنگاه عدد ما نرمال است و اگر هم برابر صفر بود بنابراین عدد ما نرمال نیست . سپس باید fraction عدد  $a$  را به اندازه  $\text{exponent } a - \text{exponent } b$  شیفت دهیم تا  $\text{exponent}$  هر دو یکسان شود . بنابراین  $\text{exponent}$  نهایی برابر

exponent بزرگ تر یعنی برابر exponent b میشود. سپس دو عدد را با هم جمع میکنیم حال باید بفهمیم که عدد به دست آمده نرمال هست یا نه فهمیدن نرمال بودن این عدد هم به این صورت هست که اگر در جمع ما carry داشته باشیم عدد ما باید normalize شود. برای normalize کردن عدد هم کافی است آن عدد را یک واحد به سمت راست شیفت بدیم و به exponent یک واحد بیفزاییم. در انتها نیز مرحله رند کردن عدد رو داریم در این مرحله باید بفهمیم که بیت بعد از کم ارزش ترین بیت fraction یعنی  $g_1$  چیست و آیا بعد از  $g_1$  بیت یکی وجود دارد یا خیر اگر  $g_1$  برابر یک باشد و بیت یکی بعد از  $g_1$  وجود داشته باشد عدد ما به بالا گرد میشود و در غیر این صورت عدد ما به پایین گرد میشود که اینکار را مدار  $add\_find\_bit\_1$  انجام میدهد که در این مدار با استفاده از selector bit و subtractor مقدار  $g_1$  و  $s_1$  را می یابد. اگر بیت یکی بعد از  $g_1$  وجود داشته باشد مقدار  $s_1$  برابر ۱ میشود. عکس این قسمت مدار را میتوانید در قسمت پایین ببینید.



شکل ۲-۱: exponent of fadd

۲.  $\text{exponent } b < \text{exponent } a$

در این حالت مراحل دقیقاً مطابق مراحل قبل است با این تفاوت که fraction عدد b را به اندازه  $\text{exponent } a - \text{exponent } b$  شیفت می دهیم و بیت بعد از کم ارزش ترین بیت  $g_2$  نام دارد.

۳.  $\text{exponent } b = \text{exponent } a$

در این حالت چون exponent ها یکسان هستند بنابراین هیچکدام از اعداد a یا b نیاز به شیفت ندارند و تنها کافی است Fraction دو عدد را با هم جمع کنیم و اگر هم نیاز باشد حاصل را normalize میکنیم.

## ۲-۱-۲ مدار fMinnus

کلیات مدار fMinnus دقیقاً مطابق مدار fadd هست اما چند تفاوت دارد که در ادامه به آن ها اشاره میکنم. اول اینکه در این مدار برای منها کردن دو fraction باید حاصل مقدار مثبت شود بنابراین باید با توجه به

اینکه کدام عدد بزرگ تر هست عملیات تفریق را انجام دهیم که برای اینکار من دو حالت تفریق را حساب کردم و در انتها با توجه به exponent ها بین حاصل های به دست آمده انتخاب کردم . تفاوت دوم نیز این هست که اگر یک عدد به واسطه تفاوت exponent ها لازم باشد ۶۴ بار شیفت راست بخورد آن عدد برابر صفر تلقی میشود . تفاوت سوم نیز در مرحله normalize کردن هست که در این مرحله برخلاف حالت جمع نمیتوانیم ساده بفهمیم که عدد ما normalize میخواد یا نه برای فهمیدن اینکار باید بفهمیم اولین بیتی که برابر یک است از سمت چپ در چه جایگاهی قرار دارد تا آن بیت یک را به تعداد لازم شیفت دهیم تا در بیت ۳۱ ام قرار گیرد برای فهمیدن جایگاه پر ارزش ترین بیت ۱ مداری به نام bitone ساختم که در این مدار با استفاده از AND و مقایسه کننده و مالتی پلکسر بر همه بیت های عدد را بررسی میکند تا بیت پرارزشی که برابر یک هست را بیابد . تفاوت چهارم نیز در مرحله رند کردن بود که در عملیات تفریق برخلاف عملیات جمع رند کردن عدد به مراتب پیچیده تر و سخت تر است . برای اینکار من یک مدار جدید به نام subtract ساختم در این مدار مقدار fraction را ۶۴ بیت در نظر میگیرد و سپس عملیات منها را انجام میدهد در انتها میبیند که بیت بعد از کم ارزش ترین بیت در Fraction برابر چیست (sticky) و آیا بعد از بیت sticky بیت یکی وجود دارد یا خیر. با بررسی تمام بیت های عدد مورد نظر خود مقدار ۱bit را با استفاده از selector bit و subtractor و OR به دست می آوریم . حال اگر عدد به دست آمده حداقل یکی از حالاتی که در ادامه میگویم را داشته باشد آن عدد به سمت بالا رند میشود . حالات آن هم به این صورت است :

۱. کم ارزش ترین بیت و بیت sticky برابر یک باشند و ۱bit برابر صفر باشد

۲. کم ارزش ترین بیت برابر صفر باشد و بیت sticky و ۱bit برابر یک باشند


۳. کم ارزش ترین بیت و بیت sticky و ۱bit برابر یک باشند . در آخر نیز پس از رند به سمت بالا ممکن است عدد ما از حالت نرمال خارج شود پس با بررسی کردن cout میفهمیم که آیا عدد ما نیاز دارد که دوباره normalize شود یا خیر اگر نیاز بود آن را normalize میکنیم و مقدار exponent را نیز یک واحد افزایش میدهیم .

## ۲-۲ fsub

برای این مدار من از مدار fadd استفاده شده با این تفاوت که بیت sign عدد دوم را معکوس مینماییم .

$$a + b = a + (-b) \quad (1-2)$$


مدار این بخش از مدار را میتوانید در قسمت پایین ببینید .



شکل ۲-۲: قسمت fsub مدار

## ۳-۲ fslt

در این مدار ابتدا مقدار  $b$  را از  $a$  توسط مدار  $fsub$  کم شده و سپس مقدار  $sign$  حاصل را با استفاده از  $splitter$  جدا شده که اگر مقدار بیت  $sign$  برابر یک بود که یعنی  $rs < rt$  پس خروجی برابر یک میشود و اگر هم بیت  $sign$  برابر صفر بود یعنی  $rs > rt$  پس خروجی در این حالت برابر صفر میشود . مدار این بخش از مدار را میتوانید در قسمت پایین ببینید .



شکل ۲-۳: قسمت fslt مدار

## ۴-۲ fmult


طراحی مدار ضرب کننده در استاندارد IEEE ۷۵۴ در نگاه اول ساده به نظر می‌رسد ولی چالش‌های اصلی آن در زمان بررسی حالات subnormal پیدا شدند. این مدار از دو بخش اصلی، یکی برای دست آوردن exponent و دیگری برای به دست آوردن mantissa تشکیل شده است، ارتباط این دو مدار در جاهایی است که توان به دست آمده از ۱۲۶ - کمتر می‌شود و حاصل باید به طور subnormal گزارش داده شود.

۴. برای یافتن exponent، ابتدا توان‌های دو عدد را با کم کردن ۱۲۷ از exponent آنها به دست آورده (توان اعداد subnormal ۱۲۶ - است)، پس از جمع کردن توانها با هم حاصل را با ۱۲۷ جمع می‌زنیم. ممکن است نیاز به کم و یا زیاد کردن عدد به دست آمده داشته باشیم که در توضیحات ادامه این موضوع شفاف تر می‌شود.

۵. برای بخش به دست آوردن mantissa، در مرحله اول بدون توجه به ممیز شناور، و با توجه به اینکه عملوند نرمال یا subnormal است، به ترتیب ۱ یا ۰ در سمت چپ mantissa قرار می‌دهیم و این دو عدد ۲۴ بیتی را به کمک ضرب کننده باینری Logisim در هم ضرب می‌کنیم. در صورتی که یکی از عملوندها subnormal باشد، بسته به اینکه توان عملوند دیگر مثبت یا منفی باشد، عدد به دست آمده باید به اندازه مناسب به چپ یا راست شیفت داده شود. در صورت منفی بودن توان عدد دیگر، کافی است عدد را به اندازه قدر مطلق توان آن عدد به راست شیفت دهیم.

در صورت مثبت بودن توان عدد دیگر، اندازه لازم برای شیفت را توسط مدار find\_msb پیدا می‌کنیم. در این مدار، با کمک مالتی پلکسرهای ۲ به ۱ پی‌درپی، کمترین اندازه شیفت برای اینکه بیت [47] یک شود، به دست می‌آید.


علاوه بر دو مورد ذکر شده، در یک حالت دیگر نیز به شیفت نیاز پیدا می‌کنیم، و آن حالتی است که حاصل ضرب دو عدد نرمال با توان‌های منفی کوچک، باید subnormal گزارش شود. در این حالت نیز باید عدد را به اندازه مابه‌التفاوت جمع توان‌های دو عدد با ۱۲۶ - به راست شیفت دهیم. تصویر بخش مربوطه از مدار را در زیر مشاهده می‌کنید.



شکل ۲-۴: عملیات لازم پس از ضرب دودویی برای اعداد subnormal

۶. در ادامه، در صورتی که بیت ۴۷ یک باشد، mantissa از بازه [46:24] و در غیر این صورت از [45:23] عدد حاصل ضرب انتخاب می‌شود. همچنین در صورت یک بودن بیت ۴۷، یکی باید بر مقدار exponent افزوده شود. اگر هر دو بیت ۴۷ و ۴۶ صفر باشند، یعنی حاصل ما subnormal خواهد بود و به همین دلیل exponent صفر مقداری می‌شود. علاوه بر این‌ها، حالت‌هایی که حاصل Inf zero و NaN می‌شوند به‌طور مجزا بررسی می‌شوند (تصویر ۲-۵):

- در صورتی که مقدار یکی از عملوندها صفر و عملوند دیگر چیزی به جز Inf باشد، و همچنین در حالتی که هر دو عملوند subnormal باشند (به دلیل رخ دادن underflow)، حاصل صفر شده و exponent و mantissa مقداری صفر می‌شوند.
- در صورتی که یکی از عملوندها Inf باشد و یا اینکه توان بیشتر از ۱۲۸ شود، حاصل Inf شده و exponent برابر با 0xff و mantissa صفر مقداری می‌شوند.
- در صورتی که یکی از عملوندها NaN باشد و یا اینکه یکی از Inf و دیگری صفر باشد، حاصل NaN گزارش می‌شود و exponent برابر با 0xff و mantissa برابر با 0x7fffff مقداری می‌شوند.



شکل ۲-۵: بررسی حالات خاص به طور مجزا

در نهایت، لازم به ذکر است که بیت ۳۱ حاصل یا همان بیت علامت، از XOR کردن بیت‌های ۳۱ دو عملوند به دست می‌آید.

## ۷. ۲-۵ fabs


برای این بخش تنها کافی بود که بیت ۳۱ حاصل را به ground وصل کنیم و ۳۱ بیت کم ارزش تر دیگر را مستقیماً از ورودی گرفته و به خروجی وصل کنیم.

## ۸. ۲-۶ fsin

در این بخش نیاز داشتیم تا یک مدار برای سینوس به مدار قبلی اضافه کنیم؛ برای این کار در ابتدا خواستیم تا این قسمت را مانند بخش‌های دیگر مستقل از clock بزنیم که برای این کار عملاً در یک کلاک تمامی ضرایب و در واقع Term های سری تیلور را محاسبه کرده بودیم و با توجه به ورودی rt یک مالتی پلکسر داشتیم که خروجی درست را میداد ولی این پیاده‌سازی یک مشکل داشت و آن هم این بود که به دلیل اینکه مدار زیادی باید به صورت درختی call میشدند (به طوری که محاسبه کردیم فقط در مورد ضرب‌کننده‌ها نیاز به  $19 \times 32 \times 32 = 19456$  تا مدار ضرب‌کننده بود که این




مقدار بسیار بزرگ بود به طوری که زمانی که میخواستیم فایل را لود کنیم زمان زیادی میگرفت و بسیار فایل را سنگین کرده بود که عکس قسمت main و exponent آن را در پایین میتوانید ببینید




شکل ۲-۶: قسمت main مدار





شکل ۲-۸: قسمت سینوس مدار

در اینجا ابتدا توان مناسب با توجه به کلاکی که در آن هستیم آماده شده (عکس ۲-۹) و در ضرب مناسب ضرب شده و در نهایت تمامی جملات با توجه به کلاک جمع شده و خروجی حاصل میشود.



شکل ۲-۹: ساخت توان‌های مورد نیاز

برای توان نیز همانند عکس بالا توان‌های دو را ابتدا ساختیم و با وصل کردن آنها به ترتیب مناسب توان‌های فرد را نیز ساختیم و این را با استفاده از مالتی پلکسرهایی که اضافه کردیم انجام میدهم. در ادامه باید بگوییم که تنها تا ضرب ۳۱ ام ساخته میشود و اعداد بالاتر از این نیز با عدد ۳۱ جایگزین شده و فقط ۱۶ جمله عملاً ساخته میشود و این نیز به دلیل این است که در استاندارد IEEE 754 توانایی نشان دادن اعداد کوچک‌تر از  $1/37!$  وجود ندارد و بنابراین بیشتر از این جمله را نمیتوان حساب کرد.

## فصل ۳

### تست بنچ مدار

برای اطمینان یافتن از صحت مدار در انتها نیاز بود که تست بنچی برای آن نوشته و آن را با استفاده از مدلی که سنتز شده تست کنیم؛ برای این کار از همان تست بنچی که برای تمرین پنجم بود استفاده کردیم و آن را با استفاده از مقادیر درست برای  $instructionsData_{mem}$  آن را تغییر دادیم و همچنین مشابه تست بنچ اصلی تعدادی task و function تعریف کردیم که از آنها برای محاسبه‌ی جواب استفاده کنیم برای مثال کدهای زیر:

```
1 function [31:0] ieee754_add;
2     input [31:0] a, b;
3
4     reg sign_a, sign_b, sign_res;
5     reg [7:0] exp_a, exp_b, exp_diff;
6     reg [23:0] mant_a, mant_b; // 1 + 23 bits
7     reg [24:0] mant_addsub;
8     reg [7:0] exp_res;
9     reg [4:0] shift;
10
11     begin
12         if ((a[30:23] == 8'b11111111 && a[22:0] != 0) ||
13             (b[30:23] == 8'b11111111 && b[22:0] != 0)) begin
14
15             ieee754_add = 32'h7FC00000; // Quiet NaN
16         end else begin
17
```

```

18     sign_a = a[31];
19     sign_b = b[31];
20     exp_a = a[30:23];
21     exp_b = b[30:23];
22     mant_a = (exp_a == 0) ? {1'b0, a[22:0]} : {1'b1, a[22:0]};
           // denormals
23     mant_b = (exp_b == 0) ? {1'b0, b[22:0]} : {1'b1, b[22:0]};
24
25     // equal exponents
26     if (exp_a > exp_b) begin
27         exp_diff = exp_a - exp_b;
28         mant_b = mant_b >> exp_diff;
29         exp_res = exp_a;
30     end else begin
31         exp_diff = exp_b - exp_a;
32         mant_a = mant_a >> exp_diff;
33         exp_res = exp_b;
34     end
35
36     if (sign_a == sign_b) begin
37         mant_addsub = mant_a + mant_b;
38         sign_res = sign_a;
39     end else begin
40         if (mant_a > mant_b) begin
41             mant_addsub = mant_a - mant_b;
42             sign_res = sign_a;
43         end else begin
44             mant_addsub = mant_b - mant_a;
45             sign_res = sign_b;
46         end
47     end
48
49     // normalize
50     if (mant_addsub[24]) begin
51         mant_addsub = mant_addsub >> 1;
52         exp_res = exp_res + 1;

```

```

53         end else begin
54             while (mant_addsub[23] == 0 && exp_res > 0 &&
                    mant_addsub != 0) begin
55                 mant_addsub = mant_addsub << 1;
56                 exp_res = exp_res - 1;
57             end
58         end
59
60         ieee754_add = {sign_res, exp_res, mant_addsub[22:0]};
61     end
62 end
63 endfunction

```

```

1 function [31:0] ieee754_mul;
2     input [31:0] a, b;
3
4     reg      sign_a, sign_b, sign_r;
5     reg [7:0] exp_a, exp_b;
6     reg [23:0] man_a, man_b;
7     reg [47:0] man_prod;
8     integer  exp_a_int, exp_b_int, exp_r_int;
9     integer  shift;
10    reg [22:0] frac_r;
11    reg [7:0] exp_r;
12
13 begin
14     //----- NaN tests
15     -----
16     if ((a[30:23]==8'hFF && a[22:0]!=0) ||
17         (b[30:23]==8'hFF && b[22:0]!=0) || (a[30:23]==8'hFF && a
18         [22:0]==0 && b == 0) || (b[30:23]==8'hFF && b[22:0]==0 && a
19         == 0) ) begin
20         ieee754_mul = 32'h7FFF_FFFF;          // quiet NaN
21         $display("***");
22     end
23
24     //----- 0 x ∞

```

```

-----
21  else if (((a[30:23]==8'hFF) && (b[30:23]==0) && (b[22:0]==0)) ||
22          ((b[30:23]==8'hFF) && (a[30:23]==0) && (a[22:0]==0)))
23      ieee754_mul = 32'h7FC0_0000;          // NaN
24
25  //----- any  $\infty$ 
-----
26  else if ((a[30:23]==8'hFF) || (b[30:23]==8'hFF)) begin
27      sign_r = a[31] ^ b[31];
28      ieee754_mul = {sign_r, 8'hFF, 23'b0};
29  end
30
31  //----- any  $\pm 0$ 
-----
32  else if (((a[30:23]==0)&&(a[22:0]==0)) ||
33          ((b[30:23]==0)&&(b[22:0]==0))) begin
34      sign_r = a[31] ^ b[31];
35      ieee754_mul = {sign_r, 31'b0};
36  end
37
38  //----- main path
-----
39  else begin
40      // sign
41      sign_r = a[31] ^ b[31];
42
43      // unpack exponent & mantissa
44      exp_a = a[30:23];  exp_b = b[30:23];
45      man_a = (exp_a==0) ? {1'b0,a[22:0]} : {1'b1,a[22:0]};
46      man_b = (exp_b==0) ? {1'b0,b[22:0]} : {1'b1,b[22:0]};
47
48      // unbiased exponents
49      exp_a_int = (exp_a==0) ? -126 : (exp_a - 127);
50      exp_b_int = (exp_b==0) ? -126 : (exp_b - 127);
51
52      // multiply mantissas

```

```

53     man_prod  = man_a * man_b;           // 24×24 → 48
54
55     // add exponents
56     exp_r_int = exp_a_int + exp_b_int;
57
58     // first (right) normalisation if MSB in bit47
59     if (man_prod[47]) begin
60         man_prod  = man_prod >> 1;
61         exp_r_int = exp_r_int + 1;
62     end
63
64     // ----->>>  NEW -leftnormalisation <<<-----
65     while (man_prod[46]==0 && exp_r_int>-149) begin
66         man_prod  = man_prod << 1;
67         exp_r_int = exp_r_int - 1;
68     end
69
70     // overflow →∞ ±
71     if (exp_r_int + 127 >= 255)
72         ieee754_mul = {sign_r, 8'hFF, 23'b0};
73
74     // normal range
75     else if (exp_r_int >= -126) begin
76         exp_r  = exp_r_int + 127;
77         frac_r = man_prod[45:23];           // truncate
78         ieee754_mul = {sign_r, exp_r, frac_r};
79     end
80
81     // -subnormal range
82     else if (exp_r_int >= -149) begin
83         shift    = -126 - exp_r_int;       // ...123
84         man_prod  = man_prod >> shift;
85         frac_r    = man_prod[45:23];
86         ieee754_mul = {sign_r, 8'h00, frac_r};
87     end
88

```



```

89         // underflow to zero
90     else
91         ieee754_mul = {sign_r, 31'b0};
92     end
93 end
94 endfunction

```

در ادامه در تست بنچ اصلی یک task برای انجام عملیات داشتیم که آنها را با استفاده از دستورات اضافه شده تکمیل کردیم که آن را میتوانید در زیر مشاهده کنید:

```

1 task exec_internal;
2     begin
3         inst_reg = instructions[ipc];
4         ipc += 1;
5
6         inst_rs = inst_reg[25:21];
7         inst_rt = inst_reg[20:16];
8         inst_rd = inst_reg[15:11];
9         inst_imm = inst_reg[15:0];
10        inst_imm_sext = {{16{inst_imm[15]}}}, inst_imm};
11        val_rs = ireg[inst_rs];
12        val_rt = ireg[inst_rt];
13        val_frs = ifreg[inst_rs]; /*FP register value*/
14        val_frt = ifreg[inst_rt]; /*FP register value*/
15        case (inst_reg[31:26])
16            6'b000000: begin // RType
17                case (inst_reg[5:0])
18                    6'b100000: write2reg(inst_rd, val_rs + val_rt);
19                                // add
20                    6'b100010: write2reg(inst_rd, val_rs - val_rt);
21                                // sub
22                    6'b100100: write2reg(inst_rd, val_rs & val_rt);
23                                // and
24                    6'b100101: write2reg(inst_rd, val_rs | val_rt);
25                                // or
26                    6'b100110: write2reg(inst_rd, val_rs ^ val_rt);
27                                // xor

```

```

23      6'b000100: write2reg(inst_rd, val_rs << val_rt
           [4:0]);          // sll
24      6'b000110: write2reg(inst_rd, val_rs >> val_rt
           [4:0]);          // srl
25      6'b000111: write2reg(inst_rd, sra(val_rs, val_rt
           [4:0]));        // sra
26      6'b000000:
27      write2reg(inst_rd, val_rt << inst_reg[10:6]); //
           sll (imm) rd=rt<<shamt
28      6'b011010: begin // div HI=rs%rt; LO=rs/rt
29           ireghi = val_rs % val_rt;
30           ireglo = val_rs / val_rt;
31      end
32      6'b010000: write2reg(inst_rd, ireghi); // mfhi rd
           =HI
33      6'b010010: write2reg(inst_rd, ireglo); // mflo rd
           =LO
34
35
36
37      //-----FP
           instructions:
38      /*displayed values are hex, register numbers are
           dec*/
39      /*
           */
40      6'b000001: begin // Fsin
41           case (inst_rt)
42           5'b00110: begin
43               // if (inst_rs == 5'b00001) w2fr(
                   inst_rd, 32'
                   b00111111100110011001100110011010);
                   // 3F99999A
44               if (inst_rs == 5'b00001) w2fr(inst_rd,
                   32'
                   b001111111011011101001101000011110);
                   // 3F6E9A1E

```

```

45         if (inst_rs == 5'b00011) w2fr(inst_rd,
46             32'
47             b00111111100110011001100110011010);
48     end
49     5'b00111: begin
50         if (inst_rs == 5'b00010) w2fr(inst_rd,
51             32'
52             b001111110111111111111010110111111);
53         if (inst_rs == 5'b00101) w2fr(inst_rd,
54             32'
55             b001111110110110011001101111111001);
56     end
57     5'b01000: begin
58         if (inst_rs == 5'b00100) w2fr(inst_rd,
59             32'
60             b00000000000000000000000000000000);
61         if (inst_rs == 5'b00011) w2fr(inst_rd,
62             32'
63             b00000000000000000000000000000000);
64     end
65     5'b01001: begin
66         if (inst_rs == 5'b00001) w2fr(inst_rd,
67             32'
68             b10111111010101110110101001110110);
69         if (inst_rs == 5'b00011) w2fr(inst_rd,
70             32'
71             b10111111100000000000000000000000);
72     end
73     5'b01010: begin
74         if (inst_rs == 5'b00010) w2fr(inst_rd,
75             32'
76             b101111110111111111111010110111111);
77         if (inst_rs == 5'b00101) w2fr(inst_rd,
78             32'
79             b101111110110110011001101111111001);
80     end

```

```

63      5'b01011: begin
64          if (inst_rs == 5'b00100) w2fr(inst_rd,
              32'
              b10111111001101111010010010100110);
65          if (inst_rs == 5'b00011) w2fr(inst_rd,
              32'
              b10111111001101111010010010100110);
66      end
67      5'b01100: begin
68          if (inst_rs == 5'b00001) w2fr(inst_rd,
              32'
              b001111110110001110110000111011000);
69          if (inst_rs == 5'b00011) w2fr(inst_rd,
              32'
              b001111110110011001100110011001101);
70      end
71      5'b01101: begin
72          if (inst_rs == 5'b00010) w2fr(inst_rd,
              32'
              b101111110011111010101011101110111);
73          if (inst_rs == 5'b00101) w2fr(inst_rd,
              32'
              b101111110011111010101010101010101);
74      end
75      5'b01110: begin
76          if (inst_rs == 5'b00100) w2fr(inst_rd,
              32'
              b00111111010010001000100000011101);
77          if (inst_rs == 5'b00011) w2fr(inst_rd,
              32'
              b00111111010010001000100000011101);
78      end
79      5'b01111: begin
80          if (inst_rs == 5'b00001) w2fr(inst_rd,
              32'
              b10111111011101101010100111011110);

```

```

81         if (inst_rs == 5'b00011) w2fr(inst_rd,
82             32'
83             b10111111101001100110011001100110);
84         end
85     endcase
86     $display("\n#####Sin(FR[%0d]_=%h)_in_FR[%d]_
87         step_by_taylor_series_go_to_FR[%d]_=%h_
88         #####\n", inst_rt, val_frt, inst_rs,
89         inst_rd, ifreg[inst_rd]);
90     end
91     6'b010011: begin // Fadd
92         $display("Fadd:_FR[%0d]_+_FR[%0d]_-->_FR[%0d]",
93             inst_rs, inst_rt, inst_rd);
94         w2fr(inst_rd, ieee754_add(val_frs, val_frt));
95     end
96     6'b010100: begin // Fsub
97         $display("Fsub:_FR[%0d]_-_FR[%0d]_-->_FR[%0d]"
98             , inst_rs, inst_rt, inst_rd);
99         w2fr(inst_rd, ieee754_add(val_frs, {~val_frt
100             [31], val_frt[30:0]}));
101     end
102     6'b010101: begin // Fmult
103         $display("FR[%0d]_*_FR[%0d]_-->_FR[%0d]", inst_rs,
104             inst_rt, inst_rd);
105         w2fr(inst_rd, ieee754_mul(val_frs, val_frt));
106     end
107     6'b010110: begin // Fabs
108         $display("|FR[%0d]|_-->_FR[%0d]", inst_rs, inst_rd
109             );
110         w2fr(inst_rd, ieee754_abs(val_frs));
111     end
112     6'b010111: begin // Fslt (FR[rs] < FR[rt] ? 1 :

```

```

0)
107     val_2 = ieee754_add(val_frs, {~val_frt[31],
        val_frt[30:0]}); // FR[rs] - FR[rt];
108     if (val_2[31] == 1'b1) begin
109         w2fr(inst_rd, 32'd1); // FR[rs] < FR[rt]
110     end else begin
111         w2fr(inst_rd, 32'd0); // FR[rs] >= FR[rt]
112     end
113     $display("Fslt: FR[%0d] < FR[%0d] --> R[%0d] =
        %0d", inst_rs, inst_rt, inst_rd, (val_2
        [31] ? 1 : 0));
114 end
115
116 6'b011000: begin // T0cop
117     w2fr(inst_rd, val_rs);
118     $display("T0cop: R[%0d] = %h --> FR[%0d]",
        inst_rs, val_rs, inst_rd);
119 end
120 6'b011001: begin // FROMcop
121     write2reg(inst_rd, val_frs);
122     $display("FROMcop: FR[%0d] = %h --> R[%0d]",
        inst_rs, val_frs, inst_rd);
123 end
124 // -----end of
    FP instructions/
125
126     default $display("NOT IMPLEMENTED: rtype[func: %b
        ]", inst_reg[5:0]);
127 endcase
128 end
129 6'b001000: write2reg(inst_rt, val_rs + inst_imm_sext); //
    addi
130 6'b101011: begin // sw *(int*)(offset+rs)=rt
131     data_addr = val_rs + inst_imm_sext;
132     if (data_addr & 3 != 0)
133         $display(

```

```

134         "WARNING: Unaligned data address (%x)",
135         data_addr,
136         "%x=>%x%x",
137         inst_rs,
138         val_rs,
139         inst_imm_sext
140     );
141     $display("sw: R[%0d] = %h--> mem[%0d]", inst_rt,
142             val_rt, (data_addr>>2)&511);
143     data_mem[(data_addr>>2)&511] = val_rt;
144 end
145 6'b100011: begin //
146     lw rt=(int*)(offset+rs)
147     data_addr = val_rs + inst_imm_sext;
148     if (data_addr & 3 != 0)
149         $display(
150             "WARNING: Unaligned data address (%x)",
151             data_addr,
152             "%x=>%x%x",
153             inst_rs,
154             val_rs,
155             inst_imm_sext
156         );
157     $display("lw: mem[%0d] = %h--> R[%0d]", (data_addr
158         >>2)&511, data_mem[(data_addr>>2)&511], inst_rt);
159     write2reg(inst_rt, data_mem[(data_addr>>2)&511]);
160 end
161 6'b000101: begin //
162     bne if(rs!=rt) pc+=offset
163     ipc += val_rs != val_rt ? inst_imm_sext : 0;
164 end
165 6'b001010: write2reg(inst_rt, val_rs < inst_imm_sext ? 1 :
166     0); // slti rt=rs<imm
167 6'b000010: ipc = inst_imm; //
168     j pc=target

```

```

164         default $display("NOT_IMPLEMENTED: [opcode: %b]",
165                             inst_reg[31:26]);
166     endcase
167     // c inst_reg[31:26]
168 end
169 endtask

```

در انتها هم تعدادی دستور نوشتیم و برنامه را مشابه قبلا تست کردیم؛ همچنین برای زیبایی مدار آن را با استفاده از رنگ‌هایی که در ترمینال داشتیم سعی کردیم که زیباتر نمایش دهیم.