درس معماری کامپیوتر

14.4/17/70

تمرین سری دوم

4.71.0777

متين باقري

32 bus در این حالت اگر ثبات ها دارای سیگنال load enable و load enable باشند 2، به یک Common bus در این حالت اگر ثبات ها دارای سیگنال enable نیاز خواهیم داشت. اگر ثبات ها سیگنال output enable نیاز خواهیم داشت. اگر ثبات ها سیگنال کنترلی برای آنها و 32 سیگنال کنترلی برای ثباتها نیاز داریم. 32 سیگنال کنترلی برای آنها و 32 سیگنال کنترلی برای ثباتها نیاز داریم.

ب) با توجه به توضیحات داده شده و شماره گذاری که برای حالت های بخش الف انجام دادیم:

ان MUX میم تک بیتی، 64*32 = 2048 سیگنال کنترلی برای MUX ها 64*32 = 2048 سیم تک بیتی، 64*32 = 2048 ها

2 _ يک 64 bus بيتي و 128 = 2*46 سيگنال enable

و 64 سیگنال کنترلی برای آنها و 64 سیگنال کنترلی برای ثباتها 3

ج) با فرض اینکه تعداد ثبات ها همان 32 است:

ا: 64*32 = 2048 سيم تک بيتي، 44*32 = 2048 شيم تک بيتي، 44*32 سيم تک بيتي، 64*32 = 2048 سيم تک بيتي، 64*32 اسيم

enable بيتى و 64 = 32*2 سيگنال 32 bus يک

assuming reset is 0.

(Ĩ (**T**

(B): R1 \leftarrow A

(C): $E \leftarrow R2 + 2$

(!C): $E \leftarrow R1$

R2 **←** E

registers initial values are supposed to be 0.

ب)

Time (ns)	R1	E	<i>R2</i>
0	0	2	0
10	5	4	2
20	19	19	4
30	19	21	19
40	11	11	21
50	11	13	11

(Ĩ (**T**

A: $R0 \leftarrow R0 + 1$

B: $R2 \leftarrow R0 \text{ xor } R2$, $R0 \leftarrow R0 + 1$


C: $R1 \leftarrow R1 - 1$, $R2 \leftarrow R2 + R1 - 1$

A & (R0 = 8): A $\leftarrow 0$, B $\leftarrow 1$, C $\leftarrow 0$

B & (R0 = R2): $A \leftarrow 0$, $B \leftarrow 0$, $C \leftarrow 1$

 $C \& (R1 = 0 | R2 = 0): A \leftarrow 1, B \leftarrow 0, C \leftarrow 0$

ب) مدار طراحی شده به این شکل است:



فایل این مدار با نام T_Q3 در همین پوشه موجود است.

گذاری کردیم.	5 شماره ٔ	یایین و از 0 تا $^{\circ}$	دستورات را از بالا به	(Ĩ (۴
--------------	-----------	------------------------------	-----------------------	-------

cycle	Instruction no.	R0	<i>R1</i>	<i>R2</i>
0 (initial state)		0	5	1
1	0	1	5	6
2	1	2	4	6
3	2	3	4	12
4	3	4	4	0
5	4	0	4	0

6	0	1	4	4
7	1	2	3	4
8	2	3	3	8
9	3	4	3	2
10	4	0	3	2
11	0	1	3	5
12	1	2	2	5
13	2	3	2	10
14	3	4	2	0
15	4	0	2	0
16	0	1	2	2
17	1	2	1	2
18	2	3	1	4
19	3	4	1	0
20	4	0	1	0
21	0	1	1	1
22	1	2	0	1
23	5		terminated	
R0 = 2	R1 = 0	R2 = 1	وقف شده و مقادیر نهایی:	

ب) 23 سيكل زماني

ج) در ستون instruction no. شماره دستور اجرا شده مشخص شده است. دستورات را از بالا به پایین و از 0 تا 5 شماره گذاری کردیم.

 $oldsymbol{c}$) با در نظر نگرفتن حالتی که مقدار اولیه ثباتها در آن نوشته شده (سایکل $oldsymbol{0}$):

R0 = 0, مرتبه حالتی که مقدار اولیه ثباتها در آن نوشته شده (سایکل 4+ مرتبه 4

$$R0 = 1$$
, مرتبه 5

$$R0 = 2$$
, مرتبه 5

$$R0 = 3$$
, مرتبه 4

$$R0 = 4$$
, مرتبه 4

۵) آ) الگوریتم اقلیدسی، با این تفاوت که به جای تقسیم از تفریقهای متوالی استفاده میکنیم:

$$(R1 > R2) : R1 \leftarrow R1 - R2$$


$$(R2 > R1) : R2 \leftarrow R2 - R1$$


$$(R1 = R2) : R3 \leftarrow R1$$

(8) آ) با صفر نبودن (8) خط اول اجرا شده، (8) صفر می شود و (8) یک می شود تا در مرحله بعد خط دوم اجرا شود. (8) نقیض شده، با یک جمع مرحله شرط این مرحله صفر شده و شرط مرحله بعد یک می شود تا خطوط به ترتیب اجرا شوند. (8) نقیض شده، با یک جمع شده (یعنی مکمل دو می شود) و در (8) ریخته می شود. سپس (8) با (8) جمع می شود. (8) با (8)

n=4	R0 = 2	R2 = 7	مثال ساده:
-----	--------	--------	------------


state	R1	R2	R3
S	2 (=0010)	7	0
F0	(1101)	7	0
F1	- 2 (= 1110)	7 (0111)	0
F2	-2	5 (= 0101)	0
F3	-2	5	1
F2	-2	3	1
F3	-2	3	2
F2	-2	1	2
F3	-2	1	3
F2	-2	-1	3
F3	-2	1	3





فایل این مدار با نام T_Q6 در همین پوشه موجود است.

۷) مدار طراحی شده به این شکل است:



در این تصویر رنگ آبی نشان دهنده گذرگاه مشترک است که ورودی همه فلیپفلاپها به آن متصل اند. همچنین برای کنترل نوشتن بر روی گذرگاه از buffer سه حالته استفاده شده. به دلیل عدم وجود ورودی سیگنال buffer بر روی فلیپفلاپها، از گیت های AND برای کنترل کلاک آنها استفاده شده.

فایل این مدار با نام T_Q7 در همین پوشه موجود است.