




۱. (آ) ۱. در ابتدا نیاز به یک سیگنال کنترلی جدید داریم تا این دستور را تشخیص دهد (نام آن را bgeSignal می‌گذاریم) و این سیگنال را با NOT بیت علامت جواب ALU، AND می‌کنیم و آن را با PCSrc، OR می‌کنیم و به عنوان سیگنال select برای MUX ای که سیگنال کنترلی آن PCSrc بود، در نظر می‌گیریم.
۲. سیگنال جدیدی با نام sltSignal اضافه می‌کنیم. سپس MUX های زیر را به Write data در Register File متصل می‌کنیم:



۳. ابتدا یک سیگنال جدید با نام luiSignal اضافه می‌کنیم و آن را به یک MUX جدید که قبل از Write data Register File قرار می‌دهیم که اگر صفر بود مقدار پیش فرض و اگر یک بود، Immediate که ۱۶ شیفِت چپ خورده است را انتخاب می‌کند. برای این کار به یک بلوک جدید برای ۱۶ شیفِت چپ ورودی Immediate خود نیز نیاز داریم.
- (ب) جواب این قسمت وابسته به تغییراتی است که اعمال کرده‌اید و برای برخی از سیگنال‌ها ممکن است جواب صحیح دیگری نیز وجود داشته باشد.

۱. $bgeSignal = 1, PCSrc = X, ALUSrc = 0, RegWrite = 0, ALU\ operation = sub,$
 $MemWrite = 0, MemRead = 0, MemtoReg = X$
۲. $sltSignal = 1, PCSrc = 0, RegWrite = 1, ALUSrc = 0, ALU\ operation = sub,$
 $MemWrite = 0, MemRead = 0, MemtoReg = X$
۳. $luiSignal = 1, PCSrc = 0, RegWrite = 1, ALUSrc = X, ALU\ operation = X,$
 $MemWrite = 0, MemRead = 0, MemtoReg = X$

۲. (آ) حداقل زمان چرخه ساعت ماشین باید به اندازه زمان اجرای طولانی‌ترین دستور یعنی LW باشد. بنابراین حداقل زمان چرخه ساعت در این ماشین برابر با $8ns$ است. زیرا اگر زمان چرخه ساعت کمتر از این مقدار باشد، دستور LW زمان کافی برای اجرا نخواهد داشت.
- (ب) زمان اجرای برنامه به صورت زیر خواهد بود:

$$ExecTime = CPI \times IC \times ClockCycleTime = 1 \times 4539 \times 8 = 36.312\mu s$$

- (ج) مدت زمانی که پردازنده بیکار است به صورت زیر است:

$$[(0.44 \times 2) + (0.24 \times 0) + (0.12 \times 1) + (0.18 \times 3) + (0.02 \times 6)] \times 4539 = 7.53474\mu s$$


$$\frac{7.53474}{36.312} \times 100 = 20.75$$

۳. (آ) مسیر بحرانی هر دستور مشخص شده است:


۱. دستورات R-Type:




۲. دستور lw:



۳. دستور sw:



۴. دستور beq:



(ب) با توجه به جدول تاخیرات بالا، تاخیر هر دستور به صورت زیر است:

۱. ۲۷۰ps

۲. ۴۱۰ps

۳. ۳۵۰ps

۴. ۲۲۰ps

(ج) با توجه به تاخیرها می‌توان فهمید که مسیر بحرانی توسط دستور lw مشخص می‌شود که تاخیری برابر با ۴۱۰ps دارد.


(د) با توجه به اینکه مسیر بحرانی ۴۱۰ps بود پس باید حداقل طول چرخه نیز برابر با ۴۱۰ps باشد و از این می‌توان نتیجه گرفت که طول کلاک باید به صورت زیر محاسبه شود تا بتوان یک چرخه را در یک کلاک پوشش داد.

$$freq = \frac{1}{410ps} = 2.43GHz$$

۴. ۱. دستور lwr:

از آنجا که باید رجیستر rd خوانده شود، کافی است یک مالتی پلکسر به Read Register2 اضافه کنیم. تغییر دیگری لازم نیست صرفاً باید سیگنال کنترلی‌های مناسب انتخاب کرد.


RegWrite = 1, RegDst = 0, Branch = 0, MemRead = 1, MemWrite = 0, ALUSrc = 0, ALUOp = 00 (Add), RegWrite = 1, MemToReg = 1



۲. دستور addm:

یک سیگنال ADDM اضافه می‌کنیم که مشخص می‌کند آیا دستور addm است یا نه. همچنین عملیات جمع کردن محتویات Reg[rs] و offset و همچنین جمع مقدار موجود در DataMemory[Reg[rs]+offset] با Reg[rt] را توسط همان جمع کننده‌ای انجام می‌دهیم که مقصد بعدی PC را محاسبه می‌کند. این موضوع باعث می‌شود که عملیات‌های جمع در همان یک کلاک انجام شده و single cycle بودن سیستم نقض نشود. همچنین تعداد MUX اضافه شده که در شکل زیر مشخص هستند.

ADDM = 1, RegWrite = 1, RegDst = 1, Branch = 0, MemRead = 1, MemWrite = 0, ALUSrc = 1, ALUOp = 00 (Add), RegWrite = 1, MemToReg = X



۵. تاخیر دستور Jump:

$$OLDD_J = 250 + 30 + 20 = 300ps$$

$$NEWD_J = 250 + 45 + 20 = 315ps$$

تاخیر دستور Branch:

$$OLDD_B = 250 + 80 + 20 + 100 + 20 + 20 = 490ps$$

$$NEWD_B = 250 + 80 + 20 + 90 + 20 + 20 = 480ps$$

تاخیر دستور LOAD:

$$OLDD_L = 250 + 80 + 100 + 300 + 20 + 80 = 830ps$$

$$NEWD_L = 250 + 80 + 90 + 255 + 20 + 80 = 775ps$$

تاخیر دستور STORE:

$$OLDD_S = 250 + 80 + 100 + 300 = 730ps$$

$$NEWD_S = 250 + 80 + 90 + 255 = 675ps$$

تاخیر دستور R-Type:

$$OLDD_R = 250 + 80 + 20 + 100 + 20 + 80 = 550ps$$

$$NEWD_R = 250 + 80 + 20 + 90 + 20 + 80 = 540ps$$


با توجه به اینکه در هر دو حالت LOAD مسیر بحرانی را مشخص می‌کند پس می‌توان میزان Speed Up را به صورت زیر محاسبه کرد:

$$SpeedUp = \frac{Time_{Old}}{Time_{New}} = \frac{830}{775} \approx 1.071$$

۶. (آ) سیگنال های کنترلی به صورت

$\text{RegDst} = \text{PCSrc} = \text{MemRead} = \text{MemWrite} = 0, \text{RegWrite} = 1, \text{ALUSrc} = \text{ALUOp} = \text{X}, \text{MemToReg} = 2$

می باشد و نیاز به یک مالتی پلکسر با ورودی بیشتر است که در شکل نمایش داده شده است:



(ب) از آنجا که چرخه ساعت توسط کندترین دستور مشخص می شود و در این سوال نیز مربوط به دستور lw است پس داریم:


$$t_{sw} = 6(IF) + 3(RF) + 4(EX) + 10(MEM) + 1(MUX) + 3(RF) = 27ns$$

در نتیجه برای فرکانس ساعت داریم:


$$f = \frac{1}{27} \times 10^9 Hz$$

(ج) واحد ALU بهبودیافته باعث می شود تاخیر مسیر بحرانی یک نانوثانیه کاهش یابد اما استفاده از بانک ثبات بهبودیافته باعث می شود تاخیر مسیر بحرانی دو نانوثانیه کاهش یابد (یک نانوثانیه در عملیات خواندن و یک نانوثانیه در عملیات نوشتن) و بدین ترتیب می توان نتیجه گرفت استفاده از واحد ALU بهبودیافته گزینه بهتری است.


jal:




cmpjz:



addm:



las:



محاسبه تاخیر هر دستور:

jal:

Instruction-Memory → Control → Registers → Delay= 340ps

cmpjz:

Instruction-Memory → Registers → MUX → MUX → ALU → AND → OR → MUX → MUX → Delay= 475ps

addm:

Instruction-Memory → Registers → MUX → ALU → Data-Memory → Add → MUX → Registers → Delay= 795ps

las:

Instruction-Memory → Registers → MUX → ALU → Data-Memory → Add → MUX → Data-Memory → Delay= 935ps

inst	ALUsrc\	ALUsrc✓	ALUsrc✗	ALUOp\	ALUOp✓	MemRead	MemWrite	RegWrite
addi_st	\	•	X	ADD	X	•	\	•

inst	Minimum time	Explain
lw_add	14ns	IMEM (3ns) + RF_read (2ns) + DMEM (3ns) + ALU (4ns) + RF_write (2ns)
addi_st	12ns	IMEM (3ns) + RF_read (2ns) + ALU (4ns) + DMEM (3ns)
sll_add	15ns	IMEM (3ns) + RF_read (2ns) + ALU (4ns) + ALU (4ns) + RF_write (2ns)