

درس معماری کامپیوتر

۱۴۰۴/۰۳/۰۲

تمرین سری ششم

۴۰۲۱۰۵۷۲۷

متن باقری

(۱) آ

$$40\% * 6 + 20\% * 6 + 30\% * 2 + 10\% * 2 = 4.4 \text{ CPI}$$

(ب)

$$4.4 + 4 = 8.4 \text{ CPI}$$

(ج)

استفاده از P2 بهینه تر است.

$$\frac{8.4}{2} = 4.2 \quad \implies \text{speedup} = \frac{4.4}{4.2} = 1.047619$$

(د) مورد دوم تسریعی ندارد. مورد اول CPI را از 4.4 به 4 می‌رساند و تسریع دارد. پس مورد اول را انتخاب می‌کنیم.

1.

$$40\% * 6 + 20\% * 6 + 30\% * 1 + 10\% * 1 = 4 \text{ CPI}$$

2.

$$40\% * 3 + 20\% * 12 + 30\% * 2 + 10\% * 2 = 4.4 \text{ CPI}$$

۲) مسیر داده تغییری نمی‌کند. در واحد کنترلی ALU باید این دستور اضافه شده و در صورت تشخیص دادن آن یک سیگنال جدید با ALU بدهد تا ALU یک محاسبه جدید (max) را انجام دهد.

ب) دو مرحله اول که در همه دستورات مشترک است. در مرحله EX دو رجیستر خوانده شده وارد ALU شده و خروجی

$$rd = (rs \geq rt) ? rs : rt \quad \text{ALU به این صورت است:}$$

نحوه محاسبه max را می‌توان اینگونه در نظر گرفت که یک max داریم با ورودی صفر rs و ورودی یک rt، بیت سلکتور آن متصل است به MSB حاصل $rs - rt$.

از آنجا که این دستور از نوع R-type در نظر گرفته می‌شود، مرحله mem ندارد (یا اگر مجبور باشیم فرض کنیم باید در ۵ کلاک اجرا شود، در این مرحله هیچ کاری انجام نمی‌شود). در مرحله WB داده موجود در ALUout در rd نوشته می‌شود.

cycle	IF	ID	EX	WB
PCWriteCond	x (0)	0	0	0
PCwrite	1	0	0	0
IorD	0	x	x	x
MemRead	1	0	0	0
MemWrite	0	0	0	0
MemtoReg	x	x	x	0
IRWrite	1	0	0	0
PCSource	00	x	x	x
ALUOp	00 (add)	00 (add)	10 (R-type)	xx
ALUSrcB	01	11	00	xx
ALUSrcA	0	0	1	x
RegWrite	0	0	0	1
RegDst	x	x	x	1

ج) اسمبلر la را به lui و ori تبدیل کرده که به ترتیب ۳ و ۴ کلاک زمان می‌برند.

$$\text{cycles} : 3 + 4 + 5 + 5 + 4 + 4 + 3 + 4 + 4 = 36, \text{ instruction} = 9, \text{ CPI} = 4$$

single cycle: (۳ آ)

CPI همیشه 1 است.

R-type:

$$200 + 50 + 100 + 50 = 400$$

lw:

$$200 + 50 + 100 + 200 + 50 = 600$$

sw:

$$200 + 50 + 100 + 200 = 550$$

beq:

$$200 + 50 + 100 = 350 \quad \text{با فرض اینکه نوشتن در PC تاخیری ندارد}$$

$$200 + 50 + 100 + 50 = 400 \quad \text{با فرض اینکه نوشتن در PC تاخیر دارد}$$

J:

$$200 \quad \text{با فرض اینکه نوشتن در PC تاخیری ندارد}$$

$$200 + 50 = 250 \quad \text{با فرض اینکه نوشتن در PC تاخیر دارد}$$

از آنجا که طول کلاک باید ثابت باشد، هر کلاک ۶۰۰ واحد زمانی طول میکشد و همه دستورات نیز ۶۰۰ واحد زمانی طول میکشند.

multi cycle:

در اینجا طول کلاک برابر با ۲۰۰ (بیشترین زمان مورد نیاز در یک کلاک) است.

R-type: CPI = 4

$$4 * 200 = 800$$

lw: CPI = 5

$$5 * 200 = 1000$$

sw: CPI = 4

$$4 * 200 = 800$$

beq: CPI = 3

$$3 * 200 = 600$$

J: CPI = 3

$$3 * 200 = 600$$

(ب)

single cycle CPI = 1

$$\text{multi cycle CPI} = 25\% \times 5 + 10\% \times 4 + 52\% \times 4 + 11\% \times 3 + 2\% \times 3 = 4.12$$

(ج) در multi cycle تاخیر یک کلاک 200 است، در single cycle 600 است. بنابراین clock rate در multi cycle

۳ برابر است. میزان تسریع multi cycle نسبت به single cycle در اجرای برنامه قسمت ب:

$$\text{speedup} = 600 / (4.12 * 200) = 0.728155339$$

بنابراین زمان اجرا در single cycle کمتر multi cycle است و single cycle عملکرد بهتری دارد.

$$1.8 = \frac{5x + 10y + 3z}{3x + 7y + 2z} \times 1.2 \implies x = y$$

$$1.875 = \frac{3x + 7y + 2z}{2x + 5y + 1z} \times \frac{1.5}{1.2} \implies y = z$$

هر یک از سه نوع دستورات، 33.3٪ (یک سوم) از دستورات را تشکیل می‌دهند.

$$T_{\text{limit}} < \min\left(\frac{1}{F}, \frac{1}{1.2F}, \frac{1}{1.5F}\right) = \frac{1}{1.5F \text{ Mega Hz}} = \frac{2}{3F} \text{ micro second}$$

(۵) آ از آنجا که ۱۲ FF داریم، می‌توانیم تا $2^{12} = 4096$ state مختلف داشته باشیم. $12 + 8 = 20$ بیت ورودی می‌دهیم

و به ۳۰ بیت کنترلی و ۱۲ بیت برای حالت بعدی دست پیدا می‌کنیم. پس اندازه کل حافظه برابر است با

$$42 \text{ Mb} = 5.25 \text{ MB}$$

(ب) اولی $12 + 8 = 20$ بیت ورودی و ۱۲ بیت خروجی

2^{20} سطر، هر یک دارای ۱۲ بیت \leftarrow ۱۲ مگا بیت = ۱.۵ مگا بایت

دومی دارای 2^{12} سطر هر یک شامل ۳۰ بیت \leftarrow ۱۲۲,۸۸۰ بیت = ۱۲۰ Kb = ۱۵ KB = ۱۵ کیلو بایت

در مجموع: ۱.۵۱۵ MB

(ج) قسمت اول 2^8 دستور داریم که هریک حداکثر ۸ micro-instruction دارد، پس در کل حداکثر 2^{11} سطر در

rom داریم. هر سطر شامل ۳۰ بیت کنترلی و ۱۱ بیت برای نشان دادن سطر micro-instruction بعدی است.

$$2^{11} * 41 = 82 \text{ Kb} = 10.25 \text{ KB}$$

قسمت دوم) در rom اول، 2^8 دستور داریم که هریک حداکثر 8 micro-instruction دارد، پس در کل حداکثر 2^{11} سطر در rom داریم. هر سطر شامل 11 بیت برای نشان دادن سطر micro-instruction بعدی است.

$$2^{11} * 11 = 22 \text{ Kb} = 2.75 \text{ KB}$$


در rom دوم، 2^{11} سطر و 30 ستون داریم.

$$2^{11} * 30 = 60 \text{ Kb} = 7.5 \text{ KB}$$

مجموع سایز دو rom:

$$7.5 + 2.75 = 10.25 \text{ KB}$$

(۶ آ)



پردازنده مشابه تصویر بالا خواهد شد. دو MUX اضافه کردیم که بیت سلکتور آنها سیگنال کنترلی addm است که در صورت

addm بودن دستور یک می شود. MUX سمت چپ به ما اجازه می دهد از حافظه مقدار Mem[rt] را بخوانیم. MUX

سمت راست به ما اجازه می‌دهد مقدار $\text{Mem}[\text{rt}]$ خوانده شده از حافظه که در memory data register قرار گرفته است را وارد ALU کرده و با مقدار $\$rs$ جمع کنیم.

ب) دو سایکل اول در همه دستورات مشترک است و در تصویر درون سوال نیز مشخص شده اند. مقادیر سیگنال‌ها کنترلی در دیگر سایکل‌های اجرای دستور addm:

cycle	3 – mem	4 – Exe	5 – WB
PCwrite	0	0	0
IorD	1	x	x
MemRead	1	0	0
MemWrite	0	0	0
MementoReg	x	x	0
IRWrite	0	0	0
PCSource	x	x	x
ALUOp	xxx	010	xx
ALUSrcB	xx	xx	xx
ALUSrcA	x	1	x
RegWrite	0	0	1
RegDst	x	x	1
addm	1	1	1