
درس معماری کامپیوتر نیمسال دوم ۰۴-۳۰ استاد: دکتر اسدی



## دانشكده مهندسي كامپيوتر

### پاسخنامه تمرین سری چهارم

- ۱. (آ) ۱. در ابتدا نیاز به یک سیگنال کنترلی جدید داریم تا این دستور را تشخیص دهد (نام آن را bgeSignal میگذاریم) و این سیگنال را با NOT بیت علامت جواب AND، ALU میکنیم و آن را با OR، PCSrc میکنیم و به عنوان سیگنال داری Select برای MUXای که سیگنال کنترلی آن PCSrc بود، در نظر میگیریم.
- ۲. سیگنال جدیدی با نام sltSignal اضافه میکنیم. سپس MUXهای زیر را به write data در ۲. File متصل میکنیم:



- ۳. ابتدا یک سیگنال جدید با نام luiSignal اضافه میکنیم و آن را به یک MUX جدید که قبل از luiSignal که ۱۶ السطان المی المی data Register File قرار می دهیم که اگر صفر بود مقدار پیش فرض و اگر یک بود، data Register File شیفت چپ خورده است را انتخاب میکند. برای این کار به یک بلوک جدید برای ۱۶ شیفت چپ ورودی Immediate خود نیز نیاز داریم.
- (ب) جواب این قسمت وابسته به تغییراتی است که اعمال کردهاید و برای برخی از سیگنالها ممکن است جواب صحیح دیگری نیز وجود داشته باشد.
- bge Signal = 1, PCSrc = X, ALUSrc = 0, RegWrite = 0, ALU operation = sub, .  $\label{eq:memWrite} \text{MemWrite} = 0, \text{MemRead} = 0, \text{MemtoReg} = X$
- sltSignal = 1, PCSrc = 0, RegWrite = 1, ALUSrc = 0, ALU operation = sub, . Y MemWrite = 0, MemRead = 0, MemtoReg = X
- lui Signal = 1, PCSrc = 0, RegWrite = 1, ALUSrc = X, ALU operation = X, . Y  $\label{eq:memWrite} \text{MemWrite} = 0, \text{MemRead} = 0, \text{MemtoReg} = X$

۲. (آ) حداقل زمان چرخه ساعت ماشین باید به اندازه زمان اجرای طولانی ترین دستور یعنی LW باشد. بنابراین حداقل زمان چرخه ساعت در این ماشین برابر با ۸ns است.
زیرا اگر زمان چرخه ساعت کمتر از این مقدار باشد، دستور LW زمان کافی برای اجرا نخواهد داشت.

(ب) زمان اجرای برنامه به صورت زیر خواهد بود:

$$ExecTime = CPI \times IC \times ClockCycleTime = 1 \times 4539 \times 8 = 36.312 \mu s$$

(ج) مدت زمانی که پردازنده بیکار است به صورت زیر است:


$$[(0.44 \times 2) + (0.24 \times 0) + (0.12 \times 1) + (0.18 \times 3) + (0.02 \times 6)] \times 4539 = 7.53474 \mu s$$

$$\frac{7.53474}{36.312} \times 100 = 20.75$$


- ۳. (آ) مسیر بحرانی هر دستور مشخص شده است:
  - ۱. دستورات R-Type:



۲. دستور lw:



۳. دستور sw:



۴. دستور beq:



- (ب) با توجه به جدول تاخیرات بالا، تاخیر هر دستور به صورت زیر است:
  - YV·ps .1
  - 41.ps .Y
  - 70 · ps . 7
  - 77.ps .4
- (ج) با توجه به تاخیرها می توان فهمید که مسیر بحرانی توسط دستور lw مشخص می شود که تاخیری برابر با ۴۱۰ps دارد.
- (د) با توجه به اینکه مسیر بحرانی ۴۱۰ps بود پس باید حداقل طول چرخه نیز برابر با ۴۱۰ps باشد و از این میتوان نتیجه گرفت که طول کلاک باید به صورت زیر محاسبه شود تا بتوان یک چرخه را در یک کلاک پوشش داد.

$$freq = \frac{1}{410ps} = 2.43GHz$$

#### ۴. ۱. دستور lwr:

از آنجا که باید رجیستر rd خوانده شود، کافی است یک مالتی پلکسر به Read Register2 اضافه کنیم. تغییر دیگری لازم نیست صرفا باید سیگنال کنترلیهای مناسب انتخاب کرد.

RegWrite = 1, RegDst = 0, Branch = 0, MemRead = 1, MemWrite = 0, ALUSrc = 0, ALUOp = 00 (Add), RegWrite = 1, MemToReg = 1


M u x Add Add ALU Shift RegDst left 2 Branch MemRead Instruction [31-26] MemtoReg Control ALUOp **ALUSrc** RegWrite Instruction [25-21] Read Read PC register 1 Read Instruction data 1 Read Zero register 2 Instruction [31–0] ALU ALU Address Read Read Write Muxo result Instruction data 2 register Instruction [15-11] Write data Registers Write Da... Memory 16 32 Instruction [15-0] Sign-ALU control Instruction [5-0]

#### ۲. دستور addm:

یک سیگنال ADDM اضافه میکنیم که مشخص میکند آیا دستور addm است یا نه. همچنین همچنین عملیات ملیات DataMemory[Reg[rs]+offset] و offset و همچنین جمع مقدار موجود در Reg[rs]+offset] و pc و همچنین جمع کننده ای انجام میدهیم که مقصد بعدی PC را محاسبه میکند. این موضوع باعث می شود که عملیاتهای جمع در همان یک کلاک انجام شده و single cycle بودن سیستم نقض نشود. همچنین تعداد MUX اضافه شده که در شکل زیر مشخص هستند.

ADDM = 1, RegWrite = 1, RegDst = 1, Branch = 0, MemRead = 1, MemWrite = 0, ALUSrc = 1, ALUOp = 00 (Add), RegWrite = 1, MemToReg = X

درس معماری کامپیوتر صفحه ۵ از ۱۱



۵. تاخیر دستور Jump:

$$OLDD_J = 250 + 30 + 20 = 300ps$$

$$NEWD_J = 250 + 45 + 20 = 315ps$$

تاخير دستور Branch:

$$OLDD_B = 250 + 80 + 20 + 100 + 20 + 20 = 490ps$$

$$NEWD_B = 250 + 80 + 20 + 90 + 20 + 20 = 480ps$$

تاخير دستور LOAD:

$$OLDD_L = 250 + 80 + 100 + 300 + 20 + 80 = 830ps$$

$$NEWD_L = 250 + 80 + 90 + 255 + 20 + 80 = 775ps$$

تاخير دستور STORE:

$$OLDD_S = 250 + 80 + 100 + 300 = 730ps$$

$$NEWD_S = 250 + 80 + 90 + 255 = 675ps$$

تاخير دستور R-Type:

$$OLDD_R = 250 + 80 + 20 + 100 + 20 + 80 = 550ps$$

$$NEWD_R = 250 + 80 + 20 + 90 + 20 + 80 = 540ps$$


با توجه به اینکه در هر دو حالت LOAD مسیر بحرانی را مشخص میکند پس میتوان میزان Speed Up را به صورت زیر محاسبه کرد:

$$SpeedUp = \frac{Time_{Old}}{Time_{New}} = \frac{830}{775} \approx 1.071$$

# (آ) سیگنال های کنترلی به صورت

RegDst = PCSrc = MemRead = MemWrite = 0, RegWrite = 1, ALUSrc = ALUOp = X, MemToReg = 2

می باشد و نیاز به یک مالتی پلکسر با ورودی بیشتر است که در شکل نمایش داده شده است:



(ب) از آنجا که چرخه ساعت توسط کندترین دستور مشخص می شود و در این سوال نیز مربوط به دستور lw است پس داریم:


$$t_{sw} = 6(IF) + 3(RF) + 4(EX) + 10(MEM) + 1(MUX) + 3(RF) = 27ns$$

در نتیجه برای فرکانس ساعت داریم:

$$f = \frac{1}{27} \times 10^9 Hz$$


(ج) واحد ALU بهبودیافته باعث می شود تاخیر مسیر بحرانی یک نانوثانیه کاهش یابد اما استفاده از بانک ثبات بهبویافته باعث می شود تاخیر مسیر بحرانی دو نانوثانیه کاهش یابد (یک نانوثانیه در عملیات خواندن و یک نانوثانیه در علمیات نوشتن) و بدین ترتیب می توان نتیجه گرفت استفاده از واحد ALU بهبودیافته گزینه بهتری است. درس معماری کامپیوتر صفحه ۸ از ۱۱

 ۷. توجه: در پاسخ این سوال صرفا برای فهم بیشتر، شکل پردازنده تغییریافته رسم شده و کشیدن آن لزومی نداشته و تنها توضیح تغییرات نیز کفایت میکند.
شکل تقریبی پردازنده اصلی قبل از اعمال تغییرات به شکل زیر است:




ابتدا تغییرات اعمال شده در پردازنده را بررسی میکنیم و سپس به تاخیر هر دستور میپردازیم:


jal:




cmpjz:



addm:



las:



محاسبه تاخير هر دستور:

jal:

Instruction-Memory  $\rightarrow$  Control  $\rightarrow$  Registers  $\longrightarrow$  Delay= 340ps

cmpjz:

Instruction-Memory  $\to$  Registers  $\to$  MUX  $\to$  MUX  $\to$  ALU  $\to$  AND  $\to$  OR  $\to$  MUX  $\to$  MUX  $\longrightarrow$  Delay= 475ps


addm:

Instruction-Memory  $\to$  Registers  $\to$  MUX  $\to$  ALU  $\to$  Data-Memory  $\to$  Add  $\to$  MUX  $\to$  Registers  $\longrightarrow$  Delay= 795ps

las:

Instruction-Memory  $\to$  Registers  $\to$  MUX  $\to$  ALU  $\to$  Data-Memory  $\to$  Add  $\to$  MUX  $\to$  Data-Memory  $\longrightarrow$  Delay= 935ps

 $\Lambda$ . الف) باید یک مالتی پلکسر اضافه کرد تا قابلیت نوشتن نتیجهی اولین  $\Lambda$ LU در حافظه اضافه شود. به این صورت:



inst	ALUsrc	ALUsrc۳	ALUsrc	ALUop۱	ALUop۲	MemRead	MemWrite	RegWrite
addi_st	•	•	X	ADD	X	•	•	•

<u>(</u>ب

inst	Minimum time	Explain				
lw_add	۱۴ns	IMEM (**ns) + RF_read (**ns) + DMEM (**ns) + ALU (**ns) + RF_write (**ns)				
addi_st	۱۲ns	IMEM (*ns) + RF_read (*ns) + ALU (*ns) + DMEM (*ns)				
sll_add	۱۵ns	IMEM (\(\mathbf{r}\)ns) + RF_read (\(\mathbf{r}\)ns) + ALU (\(\mathbf{r}\)ns) + ALU (\(\mathbf{r}\)ns) + RF_write (\(\mathbf{r}\)ns)				