## درس معماری کامپیوتر

14.4/-1/12

تمرین سری سوم

4-41-4444

متين باقري

۱) آ) در اسلایدها داشتیم:

- K-Stage n-bit CSA
- Delay

$$- (n/k)^*D_{FA} + (k-1)^*D_{mux}$$

n = 32, delay =  $32 \times 2 / k + 3 \times (k - 1) = 64/k + 3k - 3$ 

مقدار این تابع به ازای عدد طبیعی ۵ کمینه است و از آنجا که میتوانیم اندازه بلوک ها را متفاوت در نظر بگیریم، ۳ بلوک ۶ بیتی و ۲ بلوک ۷ بیتی داریم:

$$delay = max(7,6) \times 2 + 4 \times 3 = 26$$

در این حالت تاخیر کمینه و برابر با ۲۶ نانوثانیه است.

32\*(3+2) = 160 ns برای کمترین تاخیر، باید یکی از اعداد صفر باشد و تاخیر برابر میشود با

برای بیشینه شدن تاخیر، ضرب شونده باید یکی در میان  $\cdot$  و ۱ باشد و بیت سمت راست نیز ۱ باشد تا بیشترین تعداد تغییر بین  $\cdot$  و ۱ های متوالی را داشته باشیم. تاخیر این حالت: حالت قبل + 27\*28

32\*27 = 864 ns

(۱ در جمع کننده ی Skip Carry برای بهبود سرعت Skip کردن بیت انجام می شود. این روش Carry را در برخی موقعیتها مستقیماً از ورودی به خروجی منتقل می کند. منطق این کار این است که در صورت ۱ شدن همه p<sub>i</sub> ها برخی موقعیتها مستقیماً ورودی را بدون اینکه در محاسبات جمع دخیل کنیم، مستقیما به carry خروجی بدهیم.

ب) خیر، همانطور که توضیح داده شد بستگی به شرایط اعداد ورودی دارد و اگر شرط مورد نظر برقرار نباشد، مزیتی ندارد.

ج) با تعریف  $P_i$  از اسلایدها آشنا هستیم، برای ۳ بیت داریم:

P0 = A0 xor B0, P1 = A1 xor B1, P2 = A2 xor B2,

تعريف ميكنيم:

P = P0.P1.P2

و خواهیم داشت:

 $C_{out} = C_{in} \cdot P + \sim P \cdot C_{internal}$ 

است. C in کری است که با جمع کردن دو عدد A و B ساخته می شود و بدون در نظر گرفتن C in است.

د) به ازای ۲ بیت از ۲ عدد، در نصف حالات حاصل xor آنها ۱ است. پس در کل ۲ عدد n بیتی داریم و یعنی احتمال خواسته سوال  $2^{-n}$  است.

 $^{*}$ آ) چون اعداد  $^{2}$  بیتی اند،  $^{3}$  بار شیفت داده و ازین بابت  $^{4}$ 8 $^{+}$ 8 تاخیر داریم.

Sub delay = 4 + 12 = 16 ns

A	В	action	delay	To sum
101000	01100 <mark>1</mark>	sub	16	011000
101000	0110 <mark>0</mark>	Add	12	1010000

101000	011 <mark>0</mark>	_		0
101000	01 <mark>1</mark>	Sub	16	011000000
101000	01	_		0
101000	0	Add	12	10100000000

Answer = 0011 1110 1000

A	В	action	delay	To sum
011001	101000	_	16	0
011001	10100	_	12	0
011001	1010	-		0
011001	101	Sub	16	100111000
011001	10	add		0110010000
011001	1	sub	12	10011100000
011001	_	add		

Answer = 0111 1010 1000

ب) تاخیر در دو حالت برابر است با ns 104 چون هر دو عدد دو رشته از ۱ ها دارند و فرقی ندارد کدام را شیفت دهیم. همچنین در این محاسبه فرض شده که توانایی ذخیره مکمل را نداریم و در هر مرحله باید تفریق باید آن را محاسبه کنیم.

(4

فرض کنید n-1 بیت را جمع کردیم، برای افزودن بیت دیگر به دو عدد تاخیر جدید می شود:

$$F(n) = f(n-1) + f(n-1)$$

f(1)=1 همچنین برای جمع دو عدد ۱ بیتی تنها به یک جمع کننده کامل نیاز است و در ۱ زمان انجام می شود پس:  $f(n)=2^{n-1}$ 

۵) آ) میخواهیم چهار عدد باینری ۴ بیتی را با Carry Save Adder جمع کنیم (تعداد اعداد و بیتهای آنها در این مثال به این صورت است و برای حالتهای دیگر نیز روند کلی همین است). چهار عدد به این صورت اند:

A = a3 a2 a1 a0

B = b3 b2 b1 b0

E = e3 e2 e1 e0

F = f3 f2 f1 f0

در سطر بالا هر بلوک یک FA است که ۳ بیت را می گیرد و دو خروجی sum و carry تولید می کند.

در سطر سوم، جمع کنندهها بیتهای حاصل از مرحله قبل را با هم جمع می کنند تا حاصل نهایی را به صورت S0 تا S5تولید کنند.

این مدار به جای اینکه بیت به بیت و به صورت زنجیرهای carry را منتقل کند، به صورت موازی جمعها را انجام داده و از چند لایه جمع کننده استفاده می کند.

این روش باعث افزایش سرعت محاسبه بهویژه در جمع چند عدد بزرگ میشود.

ب) (از آنجا که در سوال به محدودیت تعداد ورودی گیتها اشارهای نشده و همچنین میدانیم تاخیر گیتها ۲ ورودی و ۳ ورودی برای ورودی اختلاف چندانی ندارد، فرض کردیم استفاده از گیت های ۳ ورودی نیز مجاز است. مثل گیت ۳ ورودی برای محاسبه s در FullAdder)

در ردیف آخر تصویر ۴ عدد FA داریم که به FA carry قبل از خود نیاز دارند، پس تاخیر این ردیف برابر با ۴ برابر تاخیر یک FA است.

اما با استفاده از CLA براى محاسبه carry مثلا آخرين FA از اين معادله استفاده مي شود:


C3 = G2 + P2.G1 + P2.P1.G0 + P2.P1.P0.C0

بنابراین تاخیر این حالت برابر است با تاخیر یک or به علاوه تاخیر ورودیهای آن (مثلا طولانی ترین جمله که هست بنابراین تاخیر این حالت برابر است با  $(a2 \times b2) \cdot (a1 \times b1) \cdot (a0 \times b0) \cdot (a0 \times b0)$ )

که در آنها xor زمانبر تر از and است و سپس با هم and میشوند، پس تاخیر محاسبه carryهای ردیف آخر برابر است با:

 $d_{OR}+d_{AND}+d_{XOR}=2d$ 

سپس این carryها (به جز آخری) وارد FA میشوند. هر FA را به شکل زیر در نظر گرفتیم:



2d+d=3d . ان برابر است با d بنابراین تاخیر ردیف پایین در مجموع برابر است با

3d+2d=5d ممچنین ۲ لایه FA در ۲ ردیف بالا داریم و تاخیر کل مدار می شود: