

دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

گزارش پروژه درس معماري کامپيوتر

طراحی واحد ممیز شناور (FPU)

نگارش

فاطیما تیمارچی - ۴۰۲۱۰۵۸۰۲ سیده شقایق میرجلیلی - ۴۰۲۱۰۶۵۹ متین باقری - ۴۰۲۱۰۵۷۲۷ سیداحمد موسوی اول - ۴۰۲۱۰۶۴۸

استاد

دکتر حسین اسدی

تیر ماه ۱۴۰۴

فهرست مطالب

١	بتار کلی مدار	ساخ	١
١	مدار پایه	1-1	
۲	بانک ثبات ممیز شناور	Y-1	
٣	' ALU واحد مميز شناور (FPALU)	۳-۱	
۴	واحد کنترلی (ControlUnit)	4-1	
٧	${f A}$	LU	۲
٧	· · · · · · · · · · · · · · · · · · ·	1-7	
٧	۱-۱-۲ مدار fadd مدار		
٨	۲-۱-۲ مدار ۲-۱-۲ مدار ۲-۱-۲		
٩		Y-Y	
١.	fslt	۲-۳	
١١		4-1	
۱۳	fabs	۵-۲	
۱۳	fsin	۶-۲	
۱۷	ی بنچ مدار	تست	٣

فهرست تصاوير


۲	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•		•	•	•	•		•	۵	ين	تمر	ی ن	اصا	دار ا	۵	1-1
٣	•	•	•			•						•		•					•				•		•	ر	ىناو	بز ش	ممي	ند ه	واح	ت	ثبا	نک	با	۲-1
٣		•	•			•						•		•		•			•		ی	صل	را،	دار	ر م	ر د	ناور	ِ شا	ميز	ے م	باتي	عاسد	مح	إحد	و	۲-۱
۴																																				۴-۱
۵	•					•						•		•		•		•	•					•	•	•					(نرلى	کت	إحد	و	۵-۱
۶	•	•	•		•	•				•		•		•					•		•					تور	دسد	بی	ساب	ثىنا	ے: ن	نرلى	کن	إحد	و	۶-۱
۶	•	•	•		•	•				•		•		•					•		•	ی	نرل	کن	ی	اھر	ئنال	سيگ	بد ،	نولي	ے: ن	نرلى	کن	إحد	و	٧-١
٨														•		•									•			•	ex	op	ne	nt	of	fad	d	1-7
١.	•	•	•		•	•				•		•		•	•	•			•		•									دار	f ما	sul	ت o	سمنا	ق	۲-۲
١.	•	•	•		•	•				•		•		•	•				•		•									ار .	مد	fsl	ت t	سمنا	ق	٣-٢
۱۲	•	•										•	SI	ıb	no	or	m	al	اد	عد	=	ای	بر	یی	د و	دو	ب	ضر	از ،	س	م پہ	لأز	ت	مليا	5	4-1
۱۳																																				۵-۲
14		•	•			•						•		•		•			•				•			•		•	ر .	مدار	n	aiı	ت n	سمنا	ق	8-4
۱۵	•					•						•		•		•		•	•					•	•	•	•	دار	ہ ما	exp	on	en	ت t	سمنا	ق	V - Y
																																				N-Y
18												•				•							•		•	•	از	د ني	ور	ی ہ	هاء	وان	ت ت	باخد	ىد	۹-۲

فصل ١

ساختار کلی مدار

۱-۱ مداریایه


همانطور که خواسته شده بود، مدار این پروژه توسعه داده شده مدار تمرین ۵ (تصویر 1-1) است که نسخه تکمیل شده MIPS-Single-Cycle بود. ابتدا از صحت عملکرد مدار اولیه مطمئن شدیم و سپس کمی مدار موجود را مرتب کردیم. برای این کار سعی کردیم در حد امکان تعداد اجزای مدار اصلی را کاهش دهیم و برای کاهش سیم کشی ها از tunnel استفاده کنیم.



شکل ۱-۱: مدار اصلی تمرین ۵

۱-۲ بانک ثبات ممیز شناور

از مدل بانک ثبات موجود استفاده کرده و یک بانک ثبات مخصوص واحد ممیز شناور (تصویر 1-1) به مدار اصلی اضافه کردیم. آدرس هایی که از آنها میخوانیم rs و rs هستند. اگر قصد نوشتن در این بانک ثبات را داشته باشیم در ثبات r و در غیر این صورت در ثبات r مینویسیم (مشابه آنچه در تمرین r از ما خواسته شده بود). داده ای که در بانک ثبات ممیز شناور نوشته می شود، در صورت r و در بانک ثبات ممیز شناور نوشته می شود، در صورت r



شكل ١-٢: بانك ثبات واحد مميز شناور

دادهای است که از بانک ثبات اصلی خوانده شده، و در غیر این صورت خروجی ALU واحد ممیز شناور است.


ALU ۳-۱ واحد مميز شناور (FPALU)

واحد محاسباتی بخش ممیز شناور (تصویر ۱-۳) از بانک ثبات این واحد ورودی گرفته و خروجی آن نیز به بانک ثبات باز می گردد.



شکل ۱-۳: واحد محاسباتی ممیز شناور در مدار اصلی

FPALU (تصویر ۱-۴) خود از تعدادی بخش تشکیل شده که هر یک وظیفه انجام یک نوع محاسبه خاص را بر عهده دارند. خروجی بر اساس code operation که توسط واحد کنترلی تعیین میشود، انتخاب میشود. در فصل بعد به بررسی دقیق هر یک از این زیربخشها خواهیم پرداخت.



شكل ۱-۴: نماى داخلى ALU مميز شناور


۱-۱ واحد كنترلى (ControlUnit)

برای کنترل بخش ممیز شناوری که به مدار پایه اضافه کردیم، واحد کنترلی آن را به نحوی گسترش دادیم که سیگنال های کنترلی زیر را نیز تولید کند:

FregWrite مشخص می کند آیا قصد نوشتن در FPRF را داریم یا خیر


TOcop و FROMcop دستورات انتقال داده بین بانکهای ثبات را تشخیص میدهند

FALUop مشخص می کند FPALU چه محاسبهای انجام دهد




شكل ١-٥: واحد كنترلى

functionCode و opCode و opCode و ابتدا بر اساس opCode و ControlUnit نحوه کار ControlUnit به این صورت است که ابتدا بر اساس آن سیگنالهای مورد نیاز را تولید دستور، نوع دستور را شناسایی میکند (تصویر (-8)).



شكل ١-۶: واحد كنترلى: شناسايى دستور



شکل ۱-۷: واحد کنترلی: تولید سیگنالهای کنترلی

فصل ۲

ALU

fadd \-Y


برای کشیدن مدار fadd این مدار را به دو قسمت تقسیم کردم . بخش اول برای حالتی است که sign دو عدد داده شده متفاوت باشد . عدد داده شده یکسان باشد و بخش دوم نیز برای حالتی است که sign دو عدد داده شده متفاوت باشد . بخش اول در مدار fadd پیاده سازی شده است و بخش دوم را در مدار fminus پیاده سازی شده است . در ابتدای هر دو مدار با استفاده از مالتی پلکسر و گیت های منطقی fadd و fminus من مشخص کردم که اگر هر کدام از اعداد برابر NAN یا INFINITY باشد بنابراین حاصل آن جمع نیز به ترتیب برابر NAN و INFINIY-PIN فعال این NAN و INFINIY-PIN فعال میشود .

1-1-۲ مدار fadd

در این مدار جمع را در سه حالت حساب کرده و با استفاده از مالتی پلکسر بین حاصل های به دست آمده حاصل صحیح را انتخاب میشود

در ابتدا توجه میکنیم که آیا exponent b > exponent a میکنیم که آیا exponent a میکنیم که آیا exponent a مفر هست یا نه تا بفهمیم عدد ما نرمال هست یا خیر فهمیدن این موضوع را با استفاده از سیگنال مست یا خیر فهمیدن این موضوع را با استفاده از سیگنال subnormal انجام دادم که اگر این سیگنال برابر یک بود آنگاه عدد ما نرمال است و اگر هم برابر صفر بود بنابراین عدد ما نرمال نیست . سپس باید fraction عدد a را به اندازه exponent a میشن عدد ما نرمال نیست . سپس باید exponent a عدد a را به اندازه exponent b

exponent بزرگ تر یعنی برابر exponent میشود . سپس دو عدد را با هم جمع میکنیم حال باید بفهمیم که عدد به دست آمده نرمال هست یا نه فهمیدن نرمال بودن این عدد هم به این صورت مست که اگر در جمع ما carry داشته باشیم عدد ما باید normalize شود . برای exponent یک کردن عدد هم کافی است آن عدد را یک واحد به سمت راست شیفت بدیم و به exponent یک واحد بیفزاییم . در انتها نیز مرحله رند کردن عدد رو داریم در این مرحله باید بفهمیم که بیت بعد از کم ارزش ترین بیت fraction یعنی وجود دارد یا خیر اگر و برابر یک باشد و بیت یکی بعد از ۱ وجود داشته باشد عدد ما به بالا گرد میشود و در غیر این صورت عدد ما به پایین گرد میشود که اینکار را مدار ۱ مدار ۱ add-find-bit انجام میدهد که در این مدار با استفاده از ۱ هی باید . اگر بیت یکی بعد از و وجود داشته باشد مقدار را میرا را میرا را میرا را میتوانید در قسمت پایین میدهد که در این قسمت مدار را میتوانید در قسمت پایین به باید . اگر بیت یکی بعد از به وجود داشته باشد مقدار ۱ و برابر ۱ میشود . عکس این قسمت مدار را میتوانید در قسمت پایین به باید .



شکل exopnent of fadd :۱-۲

exponent b < exponent a . Y

b عدد ور این حالت مراحل دقیقا مطابق مراحل قبل است با این تفاوت که fraction عدد b را به اندازه g نام دارد. exponent a — exponent

exponent b = exponent a . \mathbf{r}

در این حالت چون exponent ها یکسان هستند بنابراین هیچکدام از اعداد a یا b نیاز به شیفت ندارند و تنها کافی است Fraction دو عدد را با هم جمع کنیم و اگر هم نیاز باشد حاصل را normalize

۲-۱-۲ مدار fMinnus

کلیات مدار fMinnus دقیقا مطابق مدار fadd هست اما چند تفاوت دارد که در ادامه به آن ها اشاره میکنم . اول اینکه در این مدار برای منها کردن دو fraction باید حاصل مقدار مثبت شود بنابراین باید با توجه به

اینکه کدام عدد بزرگ تر هست عملیات تفریق را انجام دهیم که برای اینکار من دو حالت تفریق را حساب کردم و در انتها با توجه به exponent ها بین حاصل های به دست آمده انتخاب کردم . تفاوت دوم نیز این هست که اگر یک عدد به واسطه تفاوت exponent ها لازم باشد ۶۴ بار شیفت راست بخورد آن عدد برابر صفر تلقی میشود . تفاوت سوم نیز در مرحله normalize کردن هست که در این مرحله برخلاف حالت جمع نمیتونیم ساده بفهمیم که عدد ما normalize میخواد یا نه برای فهمیدن اینکار باید بفهمیم اولین بیتی که برابر یک است از سمت چپ در چه جایگاهی قرار دارد تا آن بیت یک را به تعداد لازم شیفت دهیم تا در بیت ۳۱ ام قرار گیرد برای فهمیدن جایگاه پر ارزش ترین بیت ۱ مداری به نام bitone ساختم که در این مدار با استفاده از AND و مقایسه کننده و مالتی پلکسر بر همه بیت های عدد را بررسی میکند تا بیت پرارزشی که برابر یک هست را بیابد . تفاوت چهارم نیز در مرحله رند کردن بود که در عملیات تفریق برخلاف عملیات جمع رند کردن عدد به مراتب پیچیده تر و سخت تر است . برای اینکار من یک مدار جدید به نام substract ساختم در این مدار مقدار fraction را ۶۴ بیت در نظر میگیرد و سپس عملیات منها را انجام میدهد در انتها میبیند که بیت بعد از کم ارزش ترین بیت در Fraction برابر چیست (sticky) و آیا بعد از بیت sticky بیت یکی وجود دارد یا خیر.با بررسی تمام بیت های عدد مورد نظر خود مقدار selector bit و St دست مي آوريم . حال اگر عدد به دست مي آوريم . حال اگر عدد به دست آمده حداقل یکی از حالاتی که در ادامه میگویم را داشته باشد آن عدد به سمت بالا رند میشود . حالات آن هم به این صورت است:


- ۱. کم ارزش ترین بیت و بیت sticky برابر یک باشند و bit۱ برابر صفر باشد
- ۲. کم ارزش ترین بیت برابر صفر باشد و بیت sticky و ۱ bit برابر یک باشند
- ۳. کم ارزش ترین بیت و بیت sticky و sticky برابر یک باشند . در آخر نیز پس از رند به سمت بالا ممکن است عدد ما از حالت نرمال خارج شود پس با بررسی کردن cout میفهمیم که آیا عدد ما نیاز دارد که دوباره normalize شود یا خیر اگر نیاز بود آن را normalize میکنیم و مقدار دانیز یک واحد افزایش میدهیم .

fsub Y-Y

برای این مدار من از مدار fadd استفاده شده با این تفاوت که بیت sign عدد دوم را معکوس مینماییم.

$$a+b=a+(-b) \tag{1-Y}$$


مدار این بخش از مدار را میتوانید در قسمت پایین ببینید .



شكل ٢-٢: قسمت fsub مدار

fslt $\Upsilon-\Upsilon$

در این مدار ابتدا مقدار b را از a توسط مدار b کم شده و سپس مقدار b حاصل را با استفاده از splitter جدا شده که اگر مقدار بیت a برابر یک بود که یعنی a برابر یک بود که یعنی splitter برابر صفر میشود و اگر هم بیت a برابر صفر بود یعنی a برابر صفر میشود و اگر هم بیت a برابر صفر بود یعنی a برابر صفر میشود و اگر هم بیت a برابر صفر بود یعنی a برابر صفر میشود .



شکل ۲-۳: قسمت fslt مدار

fmult 4-4

طراحی مدار ضرب کننده در استاندارد ۷۵۴ IEEE در نگاه اول ساده به نظر میرسد ولی چالش های اصلی آن در زمان بررسی حالات subnormal پیدا شدند. این مدار از دو بخش اصلی، یکی برای دست آوردن exponent تشکیل شده است، ارتباط این دو مدار در جاهایی است که توان به دست آمده از ۱۲۶ – کمتر می شود و حاصل باید به طور subnormal گزارش داده شود.


- ۴. برای یافتن exponent، ابتدا توان های دو عدد را با کم کردن ۱۲۷ از exponent آنها به دست آورده (توان اعداد subnormal ۱۲۷ است)، پس از جمع کردن توانها با هم حاصل را با ۱۲۷ جمع میزنیم. ممکن است نیاز به کم و یا زیاد کردن عدد به دست آمده داشته باشیم که در توضیحات ادامه این موضوع شفاف تر می شود.
- ۵. برای بخش به دست آوردن ،mantissa در مرحلهٔ اول بدون توجه به ممیز شناور، و با توجه به اینکه عملوند نرمال یا subnormal است، به ترتیب ۱ یا در سمت چپ mantissa قرار می دهیم و این دو عدد ۲۴ بیتی را به کمک ضرب کنندهٔ باینری Logisim در هم ضرب می کنیم.

در صورتی که یکی از عملوندها subnormal باشد، بسته به اینکه توان عملوند دیگر مثبت یا منفی باشد، عدد به دست آمده باید به اندازهٔ مناسب به چپ یا راست شیفت داده شود.

در صورت منفی بودن توان عدد دیگر، کافی است عدد را به اندازهٔ قدر مطلق توان آن عدد به راست شیفت دهیم.


در صورت مثبت بودن توان عدد دیگر، اندازهٔ لازم برای شیفت را توسط مدار find_msb پیدا میکنیم. در این مدار، با کمک مالتی پلکسرهای ۲ به ۱ پیدرپی، کمترین اندازهٔ شیفت برای اینکه بیت [47] یک شود، به دست می آید.

علاوه بر دو مورد ذکرشده، در یک حالت دیگر نیز به شیفت نیاز پیدا میکنیم، و آن حالتی است که حاصل ضرب دو عدد نرمال با توانهای منفی کوچک، باید subnormal گزارش شود. در این حالت نیز باید عدد را به اندازهٔ مابهالتفاوت جمع توانهای دو عدد با ۱۲۶ – به راست شیفت دهیم. تصویر بخش مربوطه از مدار را در زیر مشاهده می کنید.



شکل ۲-۴: عملیات لازم پس از ضرب دودویی برای اعداد subnormal

- ۶. در ادامه، در صورتی که بیت ۴۷ یک باشد، mantissa از بازهٔ [46:24] و در غیر اینصورت از [45:23] عدد حاصل ضرب انتخاب می شود. همچنین در صورت یک بودن بیت ۴۷، یکی باید بر مقدار exponent افزوده شود. اگر هر دو بیت ۴۷ و ۴۶ صفر باشند، یعنی حاصل ما exponent خواهد بود و به همین دلیل exponent صفر مقداردهی می شود. علاوه بر این ها، حالت هایی که حاصل ، Inf zero می شوند به طور مجزا بررسی می شوند (تصویر ۲-۵):
- در صورتی که مقدار یکی از عملوندها صفر و عملوند دیگر چیزی به جز Inf باشد، و همچنین در حالتی که هر دو عملوند subnormal باشند (به دلیل رخدادن underflow)، حاصل صفر شده و exponent و mantissa مقداردهی صفر می شوند.
- در صورتی که یکی از عملوندها Inf باشد و یا اینکه توان بیشتر از ۱۲۸ شود، حاصل Inf شده و xy exponent برابر با 0xff و mantissa صفر مقداردهی می شوند.
- در صورتی که یکی از عملوندها NaN باشد و یا اینکه یکی از Inf و دیگری صفر باشد، حاصل NaN گزارش می شود و exponent برابر با 0xfffff و 0x7fffff مقداردهی می شوند.



شكل ٢-٥: بررسي حالات خاص به طور مجزا

در نهایت، لازم به ذکر است که بیت ۳۱ حاصل یا همان بیت علامت، از xor کردن بیتهای ۳۱ دو عملوند بهدست می آید.


fabs Q-Y.v

برای این بخش تنها کافی بود که بیت ۳۱ حاصل را به ground وصل کنیم و ۳۱ بیت کم ارزش تر دیگر را مستقیما از ورودی گرفته و به خروجی وصل کنیم.


fsin 9-Y.A

در این بخش نیاز داشتیم تا یک مدار برای سینوس به مدار قبلی اضافه کنیم؛ برای این کار در ابتدا خواستیم تا این قسمت را مانند بخشهای دیگر مستقل از clock بزنیم که برای این کار عملا در یک کلاک تمامی ضرایب و در واقع Term های سری تیلور را محاسبه کرده بودیم و با توجه به ورودی rt یک مالتی پلکسر داشتیم که خروجی درست را میداد ولی این پیاده سازی یک مشکل داشت و آن هم این بود که به دلیل اینکه مدار زیادی باید به صورت درختی call میشدند (به طوری که محاسبه کردیم فقط در مورد ضرب کننده ها نیاز به ۱۹۴۵۶ = rt * rt تا مدار ضرب کننده بود که این

مقدار بسیار بزرگ بود به طوری که زمانی که میخواستیم فایل را لود کنیم زمان زیادی میگرفت و بسیار فایل را سنگین کرده بود که عکس قسمت main و exponent آن را در پایین میتوانید ببینید




شکل ۲-۶: قسمت main مدار




شکل ۷-۷: قسمت exponent مدار

در ادامه این بخش را به مداری با کلاک تغییر دادیم به طوری که در آن هر جمله (Term) در یک کلاک ساخته میشود و با ضرایب مناسب ضرب شده و حاصل ساخته میشود که در زیر عکس بخش سینوس را میتوانید مشاهده کنید:



شكل ٢-٨: قسمت سينوس مدار

در اینجا ابتدا توان مناسب با توجه به کلاکی که در آن هستیم آماده شده (عکس -9) و در ضریب مناسب ضرب شده و در نهایت تمامی جملات با توجه به کلاک جمع شده و خروجی حاصل میشود.



شکل ۲-۹: ساخت توانهای مورد نیاز

برای توان نیز همانند عکس بالا توانهای دو را ابتدا ساختیم و با وصل کردن آنها به ترتیب مناسب توانهای فرد را نیز ساختیم و این را با استفاده از مالتی پلکسرهایی که اضافه کردیم انجام میدهیم. در ادامه باید بگوییم که تنها تا ضریب ۳۱ ام ساخته میشود و اعداد بالاتر از این نیز با عدد ۳۱ جایگزین شده و فقط ۱۶ جمله عملا ساخته میشود و این نیز به دلیل این است که در استاندارد 754 TEEE 754 شده و افانیی نشان دادن اعداد کوچکتر از 1/37 وجود ندارد و بنابراین بیشتر از این جمله را نمیتوان حساب کرد.

فصل ۳ تست بنچ مدار

برای اطمینان یافتن از صحت مدار در انتها نیاز بود که تست بنچی برای آن نوشته و آن را با استفاده از مدلی که سنتز شده تست کنیم؛ برای اینکار از همان تست بنچی که برای تمرین پنجم بود استفاده کردیم و آن را با استفاده از مقادیر درست برای instructionsData_mem آن را تغییر دادیم و همچنین مشابه تست بنچ اصلی تعدادی task و function تعریف کردیم که از آنها برای محاسبهی جواب استفاده کنیم برای مثال کدهای زیر:

```
function [31:0] ieee754_add;
       input [31:0] a, b;
      reg sign_a, sign_b, sign_res;
      reg [7:0] exp_a, exp_b, exp_diff;
      reg [23:0] mant_a, mant_b; // 1 + 23 bits
      reg [24:0] mant_addsub;
      reg [7:0] exp_res;
      reg [4:0] shift;
      begin
           if ((a[30:23] == 8'b111111111 && a[22:0] != 0) ||
               (b[30:23] == 8'b111111111 && b[22:0] != 0)) begin
13
14
               ieee754 add = 32'h7FC00000; // Quiet NaN
           end else begin
```

```
sign_a = a[31];
18
                sign_b = b[31];
19
               exp_a = a[30:23];
20
                exp_b = b[30:23];
21
               mant_a = (exp_a == 0) ? {1'b0, a[22:0]} : {1'b1, a[22:0]};
                     // denormals
               mant_b = (exp_b == 0) ? {1'b0, b[22:0]} : {1'b1, b[22:0]};
23
24
               // equal exponents
25
               if (exp_a > exp_b) begin
                    exp_diff = exp_a - exp_b;
27
                    mant_b = mant_b >> exp_diff;
28
                    exp_res = exp_a;
29
                end else begin
30
                    exp_diff = exp_b - exp_a;
                    mant_a = mant_a >> exp_diff;
                    exp_res = exp_b;
33
               end
34
35
               if (sign_a == sign_b) begin
36
                    mant_addsub = mant_a + mant_b;
                    sign_res = sign_a;
38
               end else begin
39
                    if (mant_a > mant_b) begin
40
                        mant_addsub = mant_a - mant_b;
41
                        sign_res = sign_a;
                    end else begin
                        mant_addsub = mant_b - mant_a;
44
                        sign_res = sign_b;
45
                    end
46
                end
47
               // normalize
49
               if (mant_addsub[24]) begin
50
                    mant_addsub = mant_addsub >> 1;
51
                    exp_res = exp_res + 1;
52
```

```
end else begin
53
                    while (mant_addsub[23] == 0 && exp_res > 0 &&
54
                        mant_addsub != 0) begin
                         mant_addsub = mant_addsub << 1;</pre>
55
                         exp_res = exp_res - 1;
                    end
57
                end
58
59
                ieee754_add = {sign_res, exp_res, mant_addsub[22:0]};
60
           end
       end
62
   endfunction
```

```
function [31:0] ieee754_mul;
      input [31:0] a, b;
2
3
               sign_a, sign_b, sign_r;
4
      reg
      reg [7:0] exp_a, exp_b;
      reg [23:0] man_a, man_b;
6
      reg [47:0] man_prod;
7
               exp_a_int, exp_b_int, exp_r_int;
      integer
      integer
               shift;
      reg [22:0] frac_r;
10
      reg [7:0] exp_r;
11
12
  begin
13
      //---- NaN tests
14
      if ((a[30:23] == 8 'hFF && a[22:0]!=0) ||
15
         (b[30:23]==8'hFF \&\& b[22:0]!=0) || (a[30:23]==8'hFF \&\& a
16
             [22:0] == 0 \&\& b == 0) || (b[30:23] == 8'hFF \&\& b[22:0] == 0 \&\& a
             == 0) ) begin
         17
         $display("***");
18
         end
19
      //----- 0 × œ
20
```

```
else if (((a[30:23]==8'hFF) && (b[30:23]==0) && (b[22:0]==0)) ||
21
               ((b[30:23]==8'hFF) \&\& (a[30:23]==0) \&\& (a[22:0]==0)))
22
          ieee754_mul = 32'h7FC0_0000;
                                        // NaN
23
      //---- any \boldsymbol{\varpi}
25
      else if ((a[30:23]==8'hFF) || (b[30:23]==8'hFF)) begin
26
          sign_r = a[31] ^ b[31];
27
          ieee754_mul = {sign_r, 8'hFF, 23'b0};
      end
30
      //---- any \pm 0
31
          -----
      else if (((a[30:23]==0) \&\&(a[22:0]==0)) | |
               ((b[30:23]==0)\&\&(b[22:0]==0))) begin
33
          sign_r = a[31] ^ b[31];
34
          ieee754_mul = {sign_r, 31'b0};
35
      end
36
37
      //---- main path
      else begin
39
          // sign
40
          sign_r = a[31] ^ b[31];
41
          // unpack exponent & mantissa
          exp_a = a[30:23]; exp_b = b[30:23];
44
          man_a = (exp_a==0) ? {1'b0,a[22:0]} : {1'b1,a[22:0]};
45
          man_b = (exp_b==0) ? \{1'b0,b[22:0]\} : \{1'b1,b[22:0]\};
46
47
          // unbiased exponents
          exp_a_int = (exp_a==0) ? -126 : (exp_a - 127);
49
          exp_b_int = (exp_b==0) ? -126 : (exp_b - 127);
50
51
          // multiply mantissas
52
```

```
// 24×24 → 48
           man_prod = man_a * man_b;
53
54
           // add exponents
55
           exp_r_int = exp_a_int + exp_b_int;
56
           // first (right) normalisation if MSB in bit47
58
           if (man_prod[47]) begin
59
               man_prod = man_prod >> 1;
60
               exp_r_int = exp_r_int + 1;
61
           end
63
           // ---->>> NEW -leftnormalisation <<<-----
64
           while (man_prod[46] == 0 && exp_r_int >-149) begin
65
               man_prod = man_prod << 1;</pre>
66
               exp_r_int = exp_r_int - 1;
67
           end
69
           // overflow →∞ ±
70
           if (exp_r_int + 127 >= 255)
71
               ieee754_mul = {sign_r, 8'hFF, 23'b0};
72
           // normal range
74
           else if (exp_r_int >= -126) begin
75
               exp_r = exp_r_int + 127;
76
               frac_r = man_prod[45:23];  // truncate
77
               ieee754_mul = {sign_r, exp_r, frac_r};
78
           end
80
           // -subnormal range
81
           else if (exp_r_int >= -149) begin
82
                        = -126 - exp_r_int;
                                                // ...123
               shift
83
               man_prod = man_prod >> shift;
               frac_r = man_prod[45:23];
               ieee754_mul = {sign_r, 8'h00, frac_r};
86
           end
87
88
```

```
// underflow to zero
// underflow to zero
// else
// underflow to zero
// underflow to z
```

در ادامه در تست بنچ اصلی یک task برای انجام عملیات داشتیم که آنها را با استفاده از دستورات اضافه شده تکمیل کردیم که آن را میتوانید در زیر مشاهده کنید:

```
task exec_internal;
       begin
2
           inst_reg = instructions[ipc];
3
           ipc += 1;
4
           inst_rs = inst_reg[25:21];
           inst_rt = inst_reg[20:16];
7
           inst_rd = inst_reg[15:11];
           inst_imm = inst_reg[15:0];
           inst_imm_sext = {{16{inst_imm[15]}}, inst_imm};
10
           val_rs = ireg[inst_rs];
           val_rt = ireg[inst_rt];
12
           val_frs = ifreg[inst_rs]; /*FP register value*/
13
           val_frt = ifreg[inst_rt]; /*FP register value*/
14
           case (inst_reg[31:26])
15
               6'b000000: begin // RType
16
                   case (inst_reg[5:0])
17
                        6'b100000: write2reg(inst_rd, val_rs + val_rt);
18
                                        // add
                        6'b100010: write2reg(inst_rd, val_rs - val_rt);
19
                                        // sub
                        6'b100100: write2reg(inst_rd, val_rs & val_rt);
                                        // and
                        6'b100101: write2reg(inst_rd, val_rs | val_rt);
21
                                        // or
                        6'b100110: write2reg(inst_rd, val_rs ^ val_rt);
22
                                        // xor
```

```
6'b000100: write2reg(inst_rd, val_rs << val_rt
23
                           [4:0]);
                                        // sll
                       6'b000110: write2reg(inst_rd, val_rs >> val_rt
24
                                         // srl
                           [4:0]);
                       6'b000111: write2reg(inst_rd, sra(val_rs, val_rt
                           [4:0])); // sra
                       6'b000000:
26
                       write2reg(inst_rd, val_rt << inst_reg[10:6]); //</pre>
27
                           sll (imm) rd=rt << shamt</pre>
                       6'b011010: begin // div HI=rs%rt; L0=rs/rt
                            ireghi = val_rs % val_rt;
                            ireglo = val_rs / val_rt;
30
31
                       6'b010000: write2reg(inst_rd, ireghi); // mfhi rd
32
                           =HI
                       6'b010010: write2reg(inst_rd, ireglo); // mflo rd
33
                           =L0
34
35
                            instructions:
                        /*displayed values are hex, register numbers are
38
                           dec*/
                        /*
                                                                         */
39
                       6'b000001: begin // Fsin
                            case (inst_rt)
41
                                5'b00110: begin
42
                                    // if (inst_rs == 5'b00001) w2fr(
43
                                        inst_rd, 32'
                                        b00111111100110011001100110011010);
                                        // 3F99999A
                                    if (inst_rs == 5'b00001) w2fr(inst_rd,
44
                                        b00111111011011101001101000011110);
                                         // 3F6E9A1E
```

```
if (inst_rs == 5'b00011) w2fr(inst_rd,
45
                                    32'
                                   b00111111100110011001100110011010);
                            end
46
                            5'b00111: begin
                                if (inst_rs == 5'b00010) w2fr(inst_rd,
48
                                   b0011111101111111111110101101111111);
                                if (inst_rs == 5'b00101) w2fr(inst_rd,
                                    32'
                                   b001111110110110011001101111111001);
                            end
50
                            5'b01000: begin
51
                                if (inst_rs == 5'b00100) w2fr(inst_rd,
52
                                    32'
                                   if (inst_rs == 5'b00011) w2fr(inst_rd,
53
                                    32'
                                   end
54
                            5'b01001: begin
                                if (inst_rs == 5'b00001) w2fr(inst_rd,
56
                                    32'
                                   b101111110101011110110101001110110);
                                if (inst_rs == 5'b00011) w2fr(inst_rd,
57
                                    32'
                                   end
                            5'b01010: begin
59
                                if (inst_rs == 5'b00010) w2fr(inst_rd,
60
                                    32'
                                   b1011111101111111111110101101111111);
                                if (inst_rs == 5'b00101) w2fr(inst_rd,
61
                                   b101111110110110011001101111111001);
                            end
62
```

```
5'b01011: begin
63
                                     if (inst_rs == 5'b00100) w2fr(inst_rd,
64
                                         32'
                                        b101111110011011111010010010100110);
                                     if (inst_rs == 5'b00011) w2fr(inst_rd,
                                         32'
                                        b101111110011011111010010010100110);
                                end
66
                                5'b01100: begin
67
                                     if (inst_rs == 5'b00001) w2fr(inst_rd,
                                         32 '
                                        b00111110110001110110000111011000);
                                     if (inst_rs == 5'b00011) w2fr(inst_rd,
69
                                         32'
                                        b00111110110011001100110011001101);
                                end
70
                                5'b01101: begin
71
                                     if (inst_rs == 5'b00010) w2fr(inst_rd,
72
                                         32'
                                        b101111100111110101010111101110111);
                                     if (inst_rs == 5'b00101) w2fr(inst_rd,
73
                                         32'
                                        b10111110011111010101010101010101);
                                end
74
                                5'b01110: begin
75
                                     if (inst_rs == 5'b00100) w2fr(inst_rd,
                                         32 '
                                        b00111111010010001000100000011101);
                                     if (inst_rs == 5'b00011) w2fr(inst_rd,
77
                                         32'
                                        b00111111010010001000100000011101);
                                end
                                5'b01111: begin
79
                                     if (inst_rs == 5'b00001) w2fr(inst_rd,
80
                                        b10111111011101101010100111011110);
```

```
if (inst_rs == 5'b00011) w2fr(inst_rd,
81
                                              32'
                                             b10111111101001100110011001100110);
                                    end
82
                                endcase
                                $display("\n#####Sin(FR[%0d]_=_%h)_in_FR[%d]_
84
                                    step_{\sqcup}by_{\sqcup}taylor_{\sqcup}series_{\sqcup}go_{\sqcup}to_{\sqcup}FR[\%d]_{\sqcup}=_{\sqcup}\%h_{\sqcup}
                                    ######\n", inst_rt, val_frt, inst_rs,
                                    inst_rd, ifreg[inst_rd]);
                           end
                           6'b010011: begin
                                                  // Fadd
                           $display("Fadd: _FR[%0d] _+ FR[%0d] _--> FR[%0d] ",
87
                               inst_rs, inst_rt, inst_rd);
                           w2fr(inst_rd, ieee754_add(val_frs, val_frt));
88
                           end
                                                  // Fsub
                           6'b010100: begin
                                display("Fsub: _{\Box}FR[%0d]_{\Box}-_{\Box}FR[%0d]_{\Box}-->_{\Box}FR[%0d]"
91
                                    , inst_rs, inst_rt, inst_rd);
                               w2fr(inst_rd, ieee754_add(val_frs, {~val_frt
92
                                    [31], val_frt[30:0]}));
                           end
                           6'b010101: begin
                                                 // Fmult
94
                           \frac{\text{$display}("FR[\%0d]_{\sqcup}*_{\sqcup}FR[\%0d]_{\sqcup}-->_{\sqcup}FR[\%0d]", inst_rs,}{}
95
                                inst_rt, inst_rd);
96
                 w2fr(inst_rd, ieee754_mul(val_frs, val_frt));
97
                           end
99
                           6'b010110: begin
                                                 // Fabs
100
                           101
                               );
102
                 w2fr(inst_rd, ieee754_abs(val_frs));
103
104
                           end
105
                           6'b010111: begin // Fslt (FR[rs] < FR[rt] ? 1 :
106
```

```
0)
                                                                                                                 val_2 = ieee754_add(val_frs, {~val_frt[31],
107
                                                                                                                               val frt[30:0]}); // FR[rs] - FR[rt];
                                                                                                                 if (val_2[31] == 1'b1) begin
108
                                                                                                                 w2fr(inst_rd, 32'd1); // FR[rs] < FR[rt]</pre>
                                                                                                                 end else begin
 110
                                                                                                                 w2fr(inst_rd, 32'd0); // FR[rs] >= FR[rt]
111
112
                                                                                                                  $display("Fslt:_FR[%0d]_<FR[%0d]_-->_R[%0d]_=
113
                                                                                                                               "\"0d", inst_rs, inst_rt, inst_rd, (val_2)
                                                                                                                               [31] ? 1 : 0));
                                                                                                 end
114
115
                                                                                                 6'b011000: begin // TOcop
116
                                                                                                                 w2fr(inst_rd, val_rs);
117
                                                                                                                  display("TOcop:_{\square}R[%0d]_{\square}=_{\square}%h_{\square}-->_{\square}FR[%0d]",
118
                                                                                                                               inst_rs, val_rs, inst_rd);
                                                                                                 end
119
                                                                                                6'b011001: begin
                                                                                                                                                                             // FROMcop
120
                                                                                                                 write2reg(inst_rd, val_frs);
121
                                                                                                                  \frac{1}{2} \sin (\frac{1}{2} R - \frac{1}{2} \ln R - \frac{1}{
 122
                                                                                                                               inst_rs, val_frs, inst_rd);
                                                                                                 end
123
                                                                                                 //____end of
124
                                                                                                              FP instructions/
125
                                                                                                 default $display("NOT_IMPLEMENTED_: | rtype[func: | %b
                                                                                                              ]", inst_reg[5:0]);
                                                                                endcase
127
                                                               end
128
                                                               6'b001000: write2reg(inst_rt, val_rs + inst_imm_sext); //
129
                                                                                 addi
                                                               6'b101011: begin // sw *(int*)(offset+rs)=rt
 130
                                                                                data_addr = val_rs + inst_imm_sext;
131
                                                                               if (data_addr & 3 !== 0)
132
                                                                                                 $display(
133
```

```
"WARNING_: Unaligned_data_address_(%x)",
134
                                 data_addr,
135
                                 "_{\cup \cup} \%x_{\cup} = >_{\cup} \%x_{\cup} \%x",
136
                                  inst_rs,
137
                                 val_rs,
138
                                  inst_imm_sext
139
                            );
140
                       display("sw:_{l}R[%0d]_{l}=_{l}%h_{l}-->_{l}mem[%0d]", inst_rt,
141
                           val_rt, (data_addr>>2)&511);
                       data_mem[(data_addr>>2)&511] = val_rt;
142
                  end
143
                  6'b100011: begin
                                                                                        //
144
                        lw rt=*(int*)(offset+rs)
                       data_addr = val_rs + inst_imm_sext;
145
                       if (data_addr & 3 !== 0)
146
                            $display(
147
                                  "WARNING<sub>□</sub>: □Unaligned □data □address □ (%x) ",
148
                                 data_addr,
149
                                 "_{\cup \cup} \%x_{\cup} = >_{\cup} \%x_{\cup} \%x",
150
                                 inst_rs,
151
                                 val_rs,
                                 inst_imm_sext
153
                            );
154
155
                       display("lw:\_mem[%0d]_=_"%h_-->_R[%0d]", (data_addr)
156
                           >>2)&511, data_mem[(data_addr>>2)&511], inst_rt);
                       write2reg(inst_rt, data_mem[(data_addr>>2)&511]);
                  end
158
                  6'b000101: begin
                                                                                        //
159
                        bne if(rs!=rt) pc+=offset
                       ipc += val_rs != val_rt ? inst_imm_sext : 0;
160
                  end
                  6'b001010: write2reg(inst_rt, val_rs < inst_imm_sext ? 1 :
162
                        0); // slti rt=rs<imm</pre>
                  6'b000010: ipc = inst_imm;
                                                                                        //
163
                        j pc=target
```

در انتها هم تعدادی دستور نوشتیم و برنامه را مشابه قبلا تست کردیم؛ همچنین برای زیبایی مدار آن را با استفاده از رنگهایی که در ترمینال داشتیم سعی کردیم که زیباتر نمایش دهیم.