

درس معماری کامپیوتر نیمسال دوم ۰۴-۳۰ استاد: دکتر اسدی

دانشکده مهندسی کامپیوتر

پاسخنامه تمرین سری پنجم

swap \$rs,\$rt,imm (1) .1

برای این دستور میتوانیم یک مالتی پلکسر پشت ورودی اول ALU بذاریم که ورودی صفر آن از خروجی اول swap رجیستر فایل و ورودی یک آن از خروجی دوم رجیستر فایل می آید. برای سیگنال کنترلی آن نیز، یک سیگنال swap از Control Unit خروجی میدهیم که حاصل دیکود شدن opcode این دستور در Control Unit است. سپس باید یک مالتی پلکسر در پشت ورودی داده حافظه قرار دهیم که ورودی صفر آن از خروجی دوم رجیستر فایل و ورودی یک آن از خروجی اول رجیستر فایل می آید. سیگنال کنترلی آن را نیز همان swap قرار میدهیم. حال باید یک مالتی پلکسر در پشت ورودی آدرس رجیستر فایل قرار دهیم که ورودی صفر آن از خروجی مالتی پلکسر قبلی که در پشت ورودی آدرس قرار داشت می آید و ورودی یک آن نیز به بیتهای ۲۱ تا ۲۵ دستور وصل می شوند.

Jump	Branch	ALUSrc	MemRead	regDst
•	•	١	1	X

swap	regWrite	ALUOp	MemWrite	MemToReg
1	١	١.	1	1

addnz \$rs,\$rt,imm (ب)

ابتدا خروجی دوم رجیستر فایل را به یک گیت OR میدهیم تا متوجه شویم که محتوای \$\text{st}\$ مخالف صفر است یا خیر. همچنین از Control Unit یک سیگنال addnz خروجی میگیریم که از دیکود شدن Opcode به دست میآید. حال از یک مالتی پلکسر در پشت ورودی آدرس رجیستر فایل استفاده میکنیم که ورودی صفر آن از مالتی پلکسر قبلی و ورودی یک آن از بیتهای ۲۱ تا ۲۵ دستور میآید. برای سیگنال کنترلی این مالتی پلکسر از سیگنال کلاکسر و میکنیم. برای ورودی سیگنال ۱۲۹ و RegWrite مقدار سیگنال RegWrite را با خروجی گیت OR میکنیم.

Jump	Branch	ALUSrc	MemRead	regDst
•	•	1	•	X

addnz	regWrite	ALUOp	MemWrite	MemToReg	
١	١	١.	•	•	

loadpc \$rd (ج)

در اینجا صرفا یک مالتی پلکسر در پشت ورودی داده رجیستر فایل قرار میدهیم که ورودی صفر آن خروجی مالتی پلکسر Write Back و ورودی یک آن نیز خروجی آن Adder است که محتوای PC را با ۴ جمع میکند.

Γ.	Jump	Branch	ALUSrc	MemRead	regDst
	•	•	X	•	١

درس معماری کامپیوتر صفحه ۲ از ۸

regWrite	ALUOp	MemWrite	MemToReg
١	X	•	X

brsumz \$rs, \$rt, offset (د)

در اینجا یک سیگنال brsumz که حاصل دیکود شدن Opcode است را از Control Unit خروجی میگیریم و سپس آن را با سیگنال Zero که از ALU خروجی میگیریم، AND میکنیم و در نهایت خروجی آن را با سیگنال کنترلی که قبلا فرآیند Branch را مدیریت میکرد، OR میکنیم.

Jump	Branch	ALUSrc	MemRead	regDst
•	•	•	•	X

brsumz	regWrite	ALUOp	MemWrite	MemToReg
١	•	١.	•	X

۲. (آ) زمان چرخه ساعت در پردازنده باید به اندازهای باشد که طولانی ترین عملیات را در خود جا بدهد. در پردازنده Iw دستور Iw طولانی ترین زمان را برای اجرا شدن صرف می کند. بنابراین زمان چرخه ساعت پردازنده باید به اندازه زمان اجرا شدن دستور Iw باشد.

برای اجرای دستور ۱۷ ابتدا I-Mem و سپس I-Mem مورد دسترسی قرار میگیرد. در حین دسترسی برای اجرای دستوری ابتدا I-Mem و I-Mem میری میشود و دیگر نیازی به sign-Extend + Mux سپری میشود و دیگر نیازی به محاسبه این تاخیرها نیست. سپس تاخیر ALU را نیز اضافه میکنیم. در ادامه به D-MEM و سپس به یک Mux بر میخوریم. در نهایت باید تاخیر Register File را نیز اضافه کنیم. بنابراین زمان چرخه ساعت پردازنده برابر می شود با:

$$I-Mem+Regs+ALU+D-Mem+Mux+Regs$$

$$= 500 + 220 + 180 + 1000 + 100 + 220 = 2220ns$$

- (ب) سیگنال MemWrite پس از fetch شدن دستور می تواند تولید شود و تا قبل از پایان چرخه ساعت باید تولید شده باشد. بنابراین سیگنال MemWrite باید در بازه [۵۰۰، ۲۲۲۰] نانوثانیه تولید شود.
- (ج) تمامی سیگنالهای کنترلی پس از fetch شدن دستور تولید میشوند. سیگنالهایی که در انتهای مسیر اجرای یک دستور هستند، بیشترین زمان برای تولید شدن را خواهند داشت. بنابراین سیگنالهای MemWrite و MegWrite دستور هستند، بیشترین زمان را دارند که این بازه زمانی در بخش قبل محاسبه شده است.
- (د) تولید سریع اولین سیگنالی که در مسیر اجرای یک دستور قرار میگیرد ضروری است. بنابراین لازم است سیگنال پس از ALUSrc به عنوان اولین سیگنال کنترلی در مسیر داده، سریعتر از سایر سیگنالها تولید شود. این سیگنال پس از fetch شدن دستور تا ۱۰۰ نانوثانیه قبل از شروع عملیات ALU باید آماده شود پس:

87 · = 1 · · - 77 · + ۵ · ·

بنابراین سیگنال ALUSrc باید در بازه [۶۲۰، ۵۰۰] نانوثانیه تولید شود.

- ۳. (آ) دستور از نوع I-Type است.
- ALU و این دو وارد Rt و Rs و این دو وارد Rt و Rt مطابق نرم دستورات Rt و این دو وارد Rt و Rt و این دو وارد Rt

برای اینکه ALUOp = 01 قرار دهیم. برای اینکه ALUOp = 01 قرار دهیم.

برای تعیین مقدار بعدی PC باید یک سیگنال کنترلی جدید مثل Branch برای beq ایجاد کنیم که تعیین کند در جالت دستور forr هستیم. اسم آنرا BNE می قذاریم. خروجی Zero از ALU با این سیگنال AND می شود. سپس این سیگنال را به بیت انتخابگر مالتی پلکسری که بین PC+4 و PC+2 و PC+3 انتخاب می کند وصل می کنیم. دقت کنید از قبل سیگنالی حاصل از AND شدن سیگنالهای Branch و Zero به این انتخابگر وصل است. کافیست هردوی اینها را بصورت PC+3 شده وصل کنیم.

از طرفی باید خروجی ALU روی Rs نوشته شود پس باید یک مالتی پلکسر دیگر به Write Register اضافه کنیم و با استفاده از سیگنال BNE که از قبل داشتیم کنترل کنیم که Rs تبدیل به write register شود. سبگنالهای کنترلی:

RegDst = X, ALUSrc = 0, MemtoReg = 0, RegWrite = 1, MemRead = 0, MemWrite = 0, Branch = 0, ALUOp = "Sub", bne = 1

۴. (آ) دستور (Load Upper Immediate) در معماری MIPS به این صورت است که عدد ثابت ۱۶ بیتی را در
۱۶ بیت بالایی رجیستر مقصد قرار می دهد و ۱۶ بیت پایین را صفر می کند، بدون آنکه نیازی به عملیات حافظه باشد.

(ب) جدول بدین شکل می شود:

Instr	RegDst	ALUSrc	Mem toReg	Reg Write	Mem Read	Mem Write	Branch	ALUOp \	ALUOp Y	سیگنال جدید
R-type	١	•	•	١	•	•	•	١	•	•
lw	•	١	١	١	١	•	•	•	•	•
sw	X	١	X	•	•	1	•	•	•	x
beq	X	•	X	•	•	•	١	•	١	x
lui		x	X	١	•	•	•	x	x	١

RegDst .\ .\

stuck-at-0 $(\tilde{1})$

امکان اجرای دستورات R-type از بین میرود. چرا که ثبات مقصد به درستی مشخص نمی شود.

stuck-at-1 (ب)

ثبات مقصد در دستورات لود به درستی مشخص نمی شود.

Jump .Y

stuck-at-0 (1)

امکان اجرای دستور پرش از بین میرود.

stuck-at-1 (ب)

پردازنده پیوسته با توجه به دستور در حال اجرا پرش انجام میدهد. آدرسی که برای پرش انتخاب میشود انکود شده بخشهای یک دستور دیگر هستند. لذا این اتفاق همه دستورات بجز پرش را دچار مشکل میکند.

Branch . T

stuck-at-0 (1)

امکان اجرای دستورات برنچ از بین میرود.

stuck-at-1 (ب)

به ازای برخی دستورات مانند sub که خروجی zero واحد ALU را فعال میکنند برنچ ناخواسته صورت میگیرد. لذا این اتفاق میتواند بر تمامی دستورات دیگر با توجه به وضعیت سیگنالهای دیگر و ماشین کد داده شده اثر بگذارد.

MemRead . *

stuck-at-0 (1)

امكان خواندن از حافظه از بين ميرود. لذا دستور لود دچار مشكل ميشود.

stuck-at-1 (ب)

این اتفاق آسیب منطقی نمیزند، ولی به ازای تمامی دستورات از حافظه عملیات خواندن انجام میدهد که سربار ایجاد میکند و همچنین ممکن است باعث افزایش miss-rate داخل حافطه نهان شود.

MemToReg .△

stuck-at-0 (1)

امكان انتقال داده خوانده شده از حافظه به رجيستر از بين رفته و عملا دستور لود نخواهيم داشت.

stuck-at-1 (ب)

امکان اجرای دستوراتی که خروجی ALU را در ثبات میریزند، یا به عبارتی دستورات R-type از بین میرود.

MemWrite .9

stuck-at-0 (1)

امكان اجراي دستور store از بين مي رود.

stuck-at-1 (ب)

همواره مقادیر خروجی ALU در آدرس رندومی (در واقع این آدرس رندوم بخش انکود شده یک دستور نامرتبط است) نوشته میشود. این اتفاق باعث میشود عملکرد هر دستوری بجز دستورات استور آسیب زننده باشد.

ALUSrc .V

stuck-at-0 (1)

در دستورات لود و استور که آفست داریم، این اختلال باعث می شود از مقدار داخل ثبات دوم استفاده شود که مقداری رندوم با توجه به مقدار آفست انکود شده است.

stuck-at-1 (ب)

درس معماری کامپیوتر صفحه ۷ از ۸

در دستورات برنچ و R-type که هر دو ورودی ALU از بانک ثبات میآیند، اشتباها ورودی دوم به جای بانک ثبات از بخش آفست گرفته می شود که ایراد منطقی دارد و با توجه به دستور انکود شده یک عملکرد ناخواسته انجام می دهد.

$\operatorname{RegWrite}$.A

stuck-at-0 (1)

امکان نوشتن در بانک ثبات از دست می رود و دستورات لود و R-type از کار می افتند.

stuck-at-1 (ب)

همواره مقداری در حافظه نوشته می شود که این باعث می شود مقادیر رندومی در دستورات استور و برنچ به صورت ناخواسته در بانک ثبات ریخته شود.

PCSrc .4

stuck-at-0 (1)

در اجرای دستورات branch به مشکل میخوریم چون هیچگاه آدرس پرش انتخاب نمیشود.

stuck-at-1 (ت)

در اجرای دستوراتی که branch نیستند به مشکل میخوریم و به آدرسهای رندوم میپریم.

(آ) سیگنالهای کنترلی به شرح زیر است:

		ALUSrc	ALUOp	MemWrite	MemRead	MemToReg	RegDst	RegWrite
lwd	0	0	add	0	1	1	1	1

شکل ۱: سیگنالهای کنترلی

clock cycle time = latency of lowest و همچنین single-cycle است، داریم single-cycle است، داریم CPI=1 و همچنین single-cycle (ب) از آنجا که در اینجا Iw کندترین دستور است.

lwlatency = 5 + 3 + 4 + 5 + 3 = 20ns

totallatency = 5*20ns = 100ns

(ج) اگر ALU به اندازه ۲۵ درصد سریعتر باشد، یعنی تاخیر آن 3.2ns خواهد بود که زمان یک کلاک (تاخیر دستور lw) مقدار 19.2ns میشود که یعنی:

 $speedup = \frac{20}{19.2}$