درس معماری کامپیوتر

14.4/.4/19

تمرین سری هفتم

4.41.444

متين باقري

ا) آ) در اینجا وقتی گفته می شود میان A و A و data forwarding B داریم، یعنی می توان خروجی A را به ورودی A متصل کرد. (به فلش های درون تصویر توجه کنید)

میان E3 و Data Forwarding E1 وجود دارد چون در کلاک 6 به مقدار R1 نیاز داریم.

میان E3 و Data Forwarding E1 وجود دارد چون در کلاک 7 به مقدار R2 نیاز داریم.

ميان E2 و Data Forwarding D وجود دارد چون در کلاک 6 به مقدار R2 نياز داريم. (optional)

ميان E3 و Data Forwarding E1 وجود دارد چون در كلاك 11 به مقدار R4 نياز داريم.

میان W و M Data Forwarding M وجود دارد چون در کلاک 11 به مقدار M نیاز داریم. (استفاده از M

Instructions	Cycles															
Instructions	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
MOVI R1, X	F	D	E1	E2	E3	M	W									
MOVI R2, Y		F	D	E1	E2	E3,	M	W								
MUL R4, R1, R1			F	D	-	$\overline{E1}$	E2	E3	M	W						
MUL R1, R1, R2				F	-	D	E1	E2	E3	M	W,					
ADD R4, R5, R6						F	D	E1	E2	E3	M	W				
ADD R5, R2, R4							F	D	-	-	E 1	E2	E3	M	W	
SUBI R3, R1, 2048								F	-	-	D	E1	E2	E3	M	W
JNZ L1											F	D	-	-	E1	

در کلاک * مرحله D دستور سوم انجام می شود، در حالی که هنوز مقدار R1 حاصل از دستور اول در RF نوشته نشده است. و این یعنی در مرحله E1 ورودی ها میتوانند علاوه بر RF از حاصل مراحل بعدی به این قسمت بیایند. E1 دستور سوم در

کلاک ۶ انجام می شود، یعنی ورودی آن از حاصل انجام E3 دستور اول در کلاک پنجم می آید و در اینجا ورودی آن از حاصل انجام E3 دستور اول در کلاک پنجم می آید و در اینجا فراینه دستور وجود دارد و پس داریم. (البته که واقع گرایانه نیست، چراکه دستور MOVI معادل اا است که در آن مقدار mm در دستور وجود دارد و پس از مرحله F آماده است، نهایتا نیاز به یک مرحله محاسبه برای sign extend کردن آن داشته باشیم؛ در هر صورت نتیجه زودتر از مرحله E3 آماده است. از آنجا که تصویر جدول بالا صرفا یک مثال آموزشی است، تمام حالات ممکن برای وجود data forwarding را بررسی می کنیم.)

در کلاک ۶ مرحله D دستور ۴ انجام می شود، میتوان فرض کرد که نتیجه دستور دوم پس از مرحله D دستور ۴ انجام می شود، میتوان فرض کرد که نتیجه دستور ۱ مرحله D را توجیه کنیم) توجه داریم که D به D به D و کردیم اینکه D به D و کردیم نیز، وجود D و کردیم نیز، D و کردیم نیز، وجود D و کردیم نیز، وجود نمی آید.

در کلاک 14 فلگ ALU zero تعیین شده و در کلاک 15 در مرحله E1 دستور JNZ از آن استفاده می شود و در اینجا data forwarding نداریم.

ب) سخت افزاری. چون به صورت خود کار، در صورت وجود data hazard/dependency فرایند اجرای دستور را stall میکند. در حالی که در حالت نرم افزاری، nop وارد پردازنده می شود.

T=8 (ϵ

نحوه اجرای کد به این صورت است:

MOVI R1, X # R1 < X = (1) 4MOVI R2, Y # R2 < -Y = (2) 2L1: MUL R4, R1, R1 # R4 \leftarrow R1 \times R1 R4 = (3) 16, (9) 64, ..., (45)MUL R1, R1, R2 # R1 \leftarrow R1 \times R2 R1 = (4) 8, (10) 16, 32, 64, 128, 256, 512, (46) 1024, (52) 2048ADD R4, R5, R6 # R4 <- R5 + R6 R4 = (5) 0, (11) 2, ..., (53)ADD R5, R2, R4 # R5 <- R2 + R4 R5 = (6) 2, (12) 4, ..., (54)SUBI R3, R1, 2048 # R3 <- R1 - 2048 R3 = (7) - 2040, (13) - 2032, ..., (55) 0JNZ L1 does jump = (8) Yes, (14) Yes, ..., (56) No MUL R1, R1, R2 # R1 \leftarrow R1 \times R2 $R1 = (15) 4096, \dots, (57)$

مقداری که هر ثبات مقصد در هر دستور می گیرد جلوی آن دستور نوشته شده. مقادیر آبی رنگ درون پرانتز که قبل از هر مقدار آمده، شماره کلاکی است که دستور در آن اجرا می شود. مقادیر T و N را با توجه به کد بالا به دست آوردیم.

N = 45 (3

ه) در کل 57 دستور اجرا شده و چرخه ی 1 ۹ مرتبه اجرا می شود.

 T_p) در طراحی خط لوله، در هر لحظه n دستور به طور موازی در حال اجرا اند. با گذشت هر T_p انجام یک دستور به پایان T_p در طراحی خط لوله، در هر لحظه T_p در دامنه اعداد T_p مقدار تابع برابر با T_p است که کمترین مقدار آن در دامنه اعداد T_p میرسد. بنابراین باید تابع $T_p = 2$ و $T_p = 2$

(٣

ابتدا، اجرای پایپلاین را در حالتی که هیچ گونه دور زدن ٥ وجود ندارد، نشان دهید:

۲	١	•	٩	٨	٧	۶	۵	۴	٣	۲	١	Instructions
W	%	X	ΧD	¶* VD	^ * d*	Xtt	\$ D \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	N ##+	X.*	D f	f	sub \$2, \$3, \$1 lw \$5, 0(\$2) addi \$4, \$5, 1 add \$5, \$3, \$1

اکنون نشان دهید اگر پایپلاین دارای **دور زنراکا لا ۱۸۸۸ لپل**اتفاقی میافتد:

۲ ۱	•	٩	٨	٧	۶	۵	۴	٣	۲	١	Instructions
		۸۸(Μ̈́.	Ŵ	χχ	W D I*	MX#4	X D f	D f	f	sub \$2, \$3, \$1 lw \$5, 0(\$2) addi \$4, \$5, 1 add \$5, \$3, \$1

در نهایت، عملکرد این قطعه کد در صورت وجود دور زدن چقدر بهبود یافته است؟ (به صورت درصدی بیان شود)

 "in most MIPS pipeline implementations, new independent instructions can be fetched and started even while a previous instruction is stalled—as long as there's no conflict."

B 0	LW R2,0(R2) BEQ R2,R0,Label1 # Taken once, then not taken OR R2,R2,R3 SW R2,0(R5)														
instr\clk	1	2	3	4	5	6	7	8	9	10	11	12	13	14	
lw	F	D	X	M	W										
beq		F	D	_	X	M	W								
lw			F	_	D	X	M	W							
beq				F	_	_	D	X	M	W					
lw					F	_	_	D	~						
beq						F	_	_	~						
lw							F	_	~						
beq								F	~						
or									F	D	X	M	W		
SW										F	D	X	M	W	

[~] means instruction is dropped and not continued anymore. (due to branch misprediction)

.a. از آنجا که در متن سوال مشخص نشده که delay slot دقیقا چه دستوری است، فرض میکنیم nop است.

Label1:	
	LW R2,0(R2)
	BEQ R2,R0,Label1 # Taken once, then not taken
	OR R2,R2,R3
	SW R2,0(R5)

instr\clk	1	2	3	4	5	6	7	8	9	10	11	12	13	14
lw	F	D	X	M	W									
beq		F	D	_	X	M	W							
nop			nop	nop	nop	nop	nop							
lw				F	D	X	M	W						
beq					F	D	_	X	M	W				
nop						nop	nop	nop	nop	nop				
lw							F	D	?					
beq								F	?					
or									F	D	X	M	W	
SW										F	D	X	M	W

LW R2,0(R1)

Label1: BEQ R2,R0,Label2 # Not taken once, then taken

LW R3,0(R2) BEQ R3,R0,Label1 # Taken

ADD R1,R3,R1

Label2: SW R1,0(R2)

instr\clk	1	2	3	4	5	6	7	8	9	10	11	12	13	14
lw	F	D	X	M	W									
beq		F	D	_	X	M	W							
SW			F	_	D	~								
lw				F	_	D	X	M	W					
beq					F	_	D	_	X	M	W			
add						F	_	D	_	~				
beq							F	_	D	X	M	W		
SW								F	_	D	X	M	W	

LW R2,0(R1)

Label1: BEQ R2,R0,Label2 # Not taken once, then taken

LW R3,0(R2)

BEQ R3, R0, Label1 # Taken

ADD R1,R3,R1

Label2: SW R1,0(R2)

	5													
instr	\clk	1	2	3	4	5	6	7	8	9	10	11	12	13
lv	V	F	D	X	M	W								
be	eq		F	D	_	X	M	W						
no	pp			nop	nop	nop	nop	nop						
lv	V				F	_	D	X	M	W				
be	eq					F	1	D	1	X	M	W		
no	p						nop	nop	nop	nop	nop			
be	eq							F	ı	D	X	M	W	
no	pp								nop	nop	nop	nop	nop	
sv	V									F	D	X	M	W

(Ĩ (Δ

8*100 + 2 + 1 = 803 instruction

ب) CPI = 1

803 * 8 ns = 6,424 ns = 6.424 micro seconds

ج)

instr\clk	1	2	3	4	5	6	7	8	9	10
lb \$t2,	F	D	X	M	W					
0(\$a0)										
beq \$t2,		F	_	D	X	M	W			
\$0, exit										
blt \$t2,				F	D	X	M	W		
97, next										
bgt \$t2,					F	D	X	M	W	
122, next										
sub \$t2,						F	D	X	M	W
\$t2, 32										

~= 1039.1 clock cycle

د) با اختلاف عملکرد بهتری دارد.

2 * 1039.1 = 2078.2 ns

۶) آ) در پیش بینی کننده ی ۲-بیتی اشباعی، برای هر دستور پرش (مانند beq در MIPS)، یک شمارنده ی ۲ بیتی نگهداری میشود. این شمارنده می تواند یکی از چهار حالت زیر را داشته باشد:

- Strongly Not Taken پرش انجام نمی شود (پیشبینی منفی قوی)
- Weakly Not Taken 01 پرش انجام نمیشود (پیش بینی منفی ضعیف)
- (پیشبینی مثبت ضعیف) Weakly Taken 10
 - یرش انجام می شود (پیش بینی مثبت قوی) Strongly Taken 11

هنگام اجرای دستور پرش ، پردازنده به مقدار این شمارنده نگاه می کند. اگر مقدار 2 بیت بالا باشد (10 یا 11)، پرش پیش بینی شده انجام می شود. اگر مقدار پایین باشد (00 یا 01)، انشعاب پیش بینی شده انجام نمی شود. اگر پیش بینی درست بود، مقدار شمارنده به همان سمت حفظ می شود یا تقویت می شود (مثلاً از 10 به 11 می رود). اگر پیش بینی اشتباه بود، شمارنده به سمت مخالف حرکت می کند (مثلاً از 11 به 10 یا از 01 به 10). اشباعی بودن به این معنی است که مقدار شمارنده از محدوده 00 تا 11 خارج نمی شود. اگر فقط ۱ بیت داشته باشیم، پیش بینی کننده ممکن است در پرش هایی که رفتار متناوب دارند (مثل یک بار ۷۶۶ یک بار ۱۵ فقط ۱ بیت داشته باشیم، پیش بینی باید دو بار اشتباه شود تا جهت آن تغییر کند و پایداری بیشتری دارد.