درس معماری کامپیوتر

14.4/.4

تمرین سری ششم

4-41-4444

متين باقري

(Ī (**1**

$$40\% * 6 + 20\% * 6 + 30\% * 2 + 10\% * 2 = 4.4 CPI$$

ب)

$$4.4 + 4 = 8.4 CPI$$

ج)

استفاده از P2 بهینه تر است.

$$\frac{8.4}{2} = 4.2$$
 ===> speedup = $\frac{4.4}{4.2} = 1.047619$

د) مورد دوم تسریعی ندارد. مورد اول CPI را از 4.4 به 4 میرساند و تسریع دارد. پس مورد اول را انتخاب می کنیم.

.1

$$40\% * 6 + 20\% * 6 + 30\% * 1 + 10\% * 1 = 4 CPI$$

.2

$$40\% * 3 + 20\% * 12 + 30\% * 2 + 10\% * 2 = 4.4 CPI$$

۲) آ) مسیر داده تغییری نمی کند. در واحد کنترلی ALU باید این دستور اضافه شده و در صورت تشخیص دادن آن یک سیگنال جدید با ALU بدهد تا ALU یک محاسبه جدید (max) را انجام دهد.

 \mathbf{v}) دو مرحله اول که در همه دستورات مشترک است. در مرحله $\mathbf{E}\mathbf{X}$ دو رجیستر خوانده شده وارد \mathbf{ALU} شده و خروجی $\mathbf{rd}=\mathbf{r}$ (rs >= rt) ? rs : rt

نحوه محاسبه \max را می توان اینگونه در نظر گرفت که یک \max داریم با ورودی صفر \max و ورودی یک \min بیت سلکتور آن متصل است به \max حاصل \max متصل است به \max متصل است به \max داریم با ورودی یک \max بیت سلکتور آن

از آنجا که این دستور از نوع R-type در نظر گرفته می شود، مرحله M ندارد (یا اگر مجبور باشیم فرض کنیم باید در M نوشته می شود. کلاک اجرا شود، در این مرحله هیچ کاری انجام نمی شود.) در مرحله M داده موجود در M نوشته می شود.

cycle	IF	ID	EX	WB
PCWriteCond	x (0)	0	0	0
PCwrite	1	0	0	0
IorD	0	X	Х	X
MemRead	1	0	0	0
MemWrite	0	0	0	0
MemtoReg	X	X	X	0
IRWrite	1	0	0	0
PCSource	00	X	X	X
ALUop	00 (add)	00 (add)	10 (R-type)	XX
ALUSrcB	01	11	00	XX
ALUSrcA	0	0	1	X
RegWrite	0	0	0	1
RegDst	X	X	X	1

ج) اسمبلر la را به lui و ori تبدیل کرده که به ترتیب ۳ و ۴ کلاک زمان می برند.

cycles:
$$3+4+5+5+4+4+3+4+4=36$$

, instruction
$$= 9$$

$$, CPI = 4$$

single cycle: (Ĩ (٣

CPI همیشه 1 است.

R-type:

$$200 + 50 + 100 + 50 = 400$$

lw:

$$200 + 50 + 100 + 200 + 50 = 600$$

sw:

$$200 + 50 + 100 + 200 = 550$$

beq:

با فرض اینکه نوشتن در
$$PC$$
 تاخیر دارد با فرض PC با فرض PC با فرض اینکه نوشتن در

J:

با فرض اینکه نوشتن در
$$PC$$
 تاخیر دارد با فرض اینکه نوشتن در PC تاخیر دارد

از آنجا که طول کلاک باید ثابت باشد، هر کلاک ۶۰۰ واحد زمانی طول میکشد و همه دستورات نیز ۶۰۰ واحد زمانی طول میکشند.

multi cycle:

در اینجا طول کلاک برابر با ۲۰۰ (بیشترین زمان مورد نیاز در یک کلاک) است.

R-type: CPI = 4

4*200 = 800

lw: CPI = 5

5 * 200 = 1000

sw: CPI = 4

4*200 = 800

beq: CPI = 3

3*200 = 600

 $\mathbf{J}: \mathbf{CPI} = 3$

3 * 200 = 600

ب)

single cycle CPI = 1

multi cycle CPI = $25\% \times 5 + 10\% \times 4 + 52\% \times 4 + 11\% \times 3 + 2\% \times 3 = 4.12$

multi cycle در multi cycle تاخیر یک کلاک 200 است، در single cycle است. بنابراین wuti cycle در علاک 200 است، در

۳ برابر است. میزان تسریع multi cycle نسبت به single cycle در اجرای برنامه قسمت ب:

speedup = 600 / (4.12 * 200) = 0.728155339

بنابراین زمان اجرا در single cycle کمتر multi cycle است و single cycle عملکرد بهتری دارد.

$$1.8 = \frac{5x + 10y + 3z}{3x + 7y + 2z} \times 1.2 = > x = y$$

$$1.875 = \frac{3x + 7y + 2z}{2x + 5y + 1z} \times \frac{1.5}{1.2} = > y = z$$

هر یک از سه نوع دستورات، 33.3٪ (یک سوم) از دستورات را تشکیل میدهند.

$$T_{limit} < min\left(\frac{1}{F}, \frac{1}{1.2F}, \frac{1}{1.5F}\right) = \frac{1}{1.5F Mega Hz} = \frac{2}{3F} micro second$$

مختلف داشته باشیم. FF ۱۲ داریم، می توانیم تا $2^4 = 4096$ مختلف داشته باشیم. FF ۱۲ داریم، می توانیم تا FF ۱۲ مختلف داشته باشیم.

و به ۳۰ بیت کنترلی و ۱۲ بیت برای حالت بعدی دست پیدا میکنیم. پس اندازه کل حافظه برابر است با

42 Mb = 5.25 MB

 \mathbf{v}) اولی 20 = 8 + 12 بیت ورودی و 12 بیت خروجی

سطر، هر یک دارای 12 بیت \leftarrow 12 مگا بیت = 1.5 مگا بایت 2^2

دومی دارای 2^12 سطر هر یک شامل 30 بیت ← 122,880 بیت = 15 KB = 120 Kb کیلو بایت در مجموع: 1.515 MB

ج) قسمت اول) 2^8 دستور داریم که هریک حداکثر 2^{11} micro-instruction دارد، پس در کل حداکثر 2^{11} سطر در rom داریم. هر سطر شامل 30 بیت کنترلی و 11 بیت برای نشان دادن سطر 2^{11} بعدی است.

 $2^11 * 41 = 82 \text{ Kb} = 10.25 \text{ KB}$

قسمت دوم) در rom اول، 2^8 دستور داریم که هریک حداکثر micro-instruction 8 دارد، پس در کل حداکثر 2^11 میل در rom داریم. هر سطر شامل 11 بیت برای نشان دادن سطر rom داریم. هر سطر شامل 11 بیت برای نشان دادن سطر rom داریم. هر سطر شامل 11 بیت برای نشان دادن سطر در rom داریم. هر سطر شامل 11 بیت برای نشان دادن سطر در rom داریم. هر سطر شامل 11 بیت برای نشان دادن سطر در rom داریم. هر سطر شامل 11 بیت برای نشان دادن سطر در تولید تولید تولید در تولید در تولید تولید تولید تولید در تولید در

$$2^11 * 11 = 22 \text{ Kb} = 2.75 \text{ KB}$$


در rom دوم، 11^2 سطر و 30 ستون داريم.

$$2^{11} * 30 = 60 \text{ Kb} = 7.5 \text{ KB}$$

مجموع سایز دو rom:

$$7.5 + 2.75 = 10.25 \text{ KB}$$

(Ĩ (۶



پردازنده مشابه تصویر بالا خواهد شد. دو MUX اضافه کردیم که بیت سلکتور آنها سیگنال کنترلی addm است که درصورت MUX بردازنده مشابه تصویر بالا خواهد شد. دو MUX سمت چپ به ما اجازه می دهد از حافظه مقدار Mem[rt] را بخوانیم. MUX

سمت راست به ما اجازه می دهد مقدار Mem[rt] خوانده شده از حافظه که در memory data register قرار گرفته است را وارد ALU کرده و با مقدار rs جمع کنیم.

ب) دو سایکل اول در همه دستورات مشترک است و در تصویر درون سوال نیز مشخص شده اند. مقادیر سیگنال ها کنترلی در دیگر سایکل های اجرای دستور addm:

cycle	3 – mem	4 – Exe	5 – WB
PCwrite	0	0	0
IorD	1	X	X
MemRead	1	0	0
MemWrite	0	0	0
MemtoReg	X	X	0
IRWrite	0	0	0
PCSource	X	X	X
ALUop	XXX	010	XX
ALUSrcB	XX	XX	XX
ALUSrcA	X	1	X
RegWrite	0	0	1
RegDst	X	X	1
addm	1	1	1