درس معماری کامپیوتر نیمسال دوم ۰۴–۰۳ استاد: دکتر اسدی



دانشكده مهندسي كامييوتر

پاسخنامه تمرین سری سوم

ارق برای پشتیبانی عملیات تفریق در CSA، باید بیت add/sub به ورودی C_{in} تمام جمع کننده اول متصل شود و برای ورودی دوم همه تمام جمع کننده ها، یک گیت XOR قرار داده شود. این گیت، هر بیت ورودی دوم را با بیت XOR نجام می دهد تا در صورت لزوم مکمل دو آن را محاسبه کند یا در غیر این صورت، ورودی های مدار را بدون تغییر نگه دارد. این قضیه باعث می شود که به هر بلوک، تاخیر یک نانو ثانیه اضافه شود. فرض کنیم تابع f(t) نشان دهنده حداکثر تعداد بیت هایی باشد که می توانیم در مدت زمان f(t) نانو ثانیه عملیات جمع یا تفریق را روی آن ها انجام دهیم. برای به دست آوردن تابع f(t) باید دو حالت زیر را در نظر بگیریم:

۱. حالتی که تنها یک بلوک داشته باشیم: در این صورت، حداکثر تعداد بیتهایی که میتوانیم جمع کنیم برابر است با $\lfloor \frac{t-1}{2} \rfloor$. بنابراین

$$f(t) = \lfloor \frac{t-1}{2} \rfloor$$

7. حالتی که از چندین بلوک استفاده کنیم: در این حالت، با توجه به اینکه تأخیر MUX برابر $\bf r$ نانوثانیه است، بلوک آخر حداکثر t-3 نانوثانیه فرصت دارد تا نتیجه را محاسبه کند. در نتیجه، این بلوک می تواند حداکثر 2n+1 بیت را محاسبه کند. (اگر فرض کنیم این بلوک n بیتی باشد، زمان محاسبه جمع یا تفریق در آن 2n+1 نانوثانیه طول میکشد که باید $2n+1 \le t-3$ باشد؛ بنابراین، حداکثر $n \le t-1$ به دست می آید.)

در حالت دوم، برای محاسبه اندازه بلوکهای قبلی، یک رابطه بازگشتی به صورت

$$f(t) = f(t-3) + \lfloor \frac{t-4}{2} \rfloor$$

تعریف میکنیم. در هر مرحله، حداکثر تعداد بیتهایی که بلوک جاری میتواند محاسبه کند با $\lfloor \frac{t-4}{2} \rfloor$ مشخص می شود و برای محاسبه بلوکهای قبلی، τ نانوثانیه (معادل تأخیر MUX) از زمان کسر می شود و تابع دوباره فراخوانی می شود.

به طور کلی، با بررسی هر دو حالت بالا، برای محاسبه تابع f(t) به رابطه زیر میرسیم:

$$f(t) = \max\left(\lfloor \frac{t-1}{2} \rfloor, \lfloor \frac{t-4}{2} \rfloor + f(t-3)\right)$$

حالات پایه برای این تابع به صورت زیر تعریف میشود:

$$f(0) = f(1) = f(2) = 0$$

¹Full-Adder

چون حداقل زمانی که نیاز داریم تا یک بیت را جمع کنیم برابر با ۳ نانوثانیه است.

اکنون، پس از به دست آوردن تابع f(t)، می توانیم مقادیر مختلف تأخیر را در این تابع جایگذاری کنیم تا حداکثر تعداد بیت هایی که می توان در آن مدت زمان محاسبه کرد را تعیین کنیم.

$$f(21) = \lfloor \frac{21-4}{2} \rfloor + \lfloor \frac{18-4}{2} \rfloor + \lfloor \frac{15-4}{2} \rfloor + \lfloor \frac{12-4}{2} \rfloor + \lfloor \frac{9-4}{2} \rfloor + \lfloor \frac{6-1}{2} \rfloor = 28$$

$$f(22) = \lfloor \frac{22-4}{2} \rfloor + \lfloor \frac{19-4}{2} \rfloor + \lfloor \frac{16-4}{2} \rfloor + \lfloor \frac{13-4}{2} \rfloor + \lfloor \frac{10-4}{2} \rfloor + \lfloor \frac{7-1}{2} \rfloor = 32$$

پس دیدیم که کمترین تاخیر ممکن برای محاسبه جمع یا تفریق ۳۲ بیت برابر با ۲۲ نانوثانیه است و اندازه بلوکهای آن به ترتیب ۳، ۳، ۴، ۶، ۷ و ۹ است.

(ب) با توجه به بخش قبل، تاخیر CSA ما برابر با ۲۲ نانوثانیه شده است. برای آن که کمترین تاخیر را در عملیات ضرب داشته باشیم، باید ضربکننده ۲ کمترین میزان تغییر را داشته باشد تا کمترین عملیات جمع یا تفریق انجام شود پس برای حالت کمترین تاخیر، ضربکننده ما باید برابر با ۰ باشد. تاخیر آن در این حالت برابر با ۶۴ نانوثانیه می شود و ما صرفا باید ۳۲ بار عملیات shift را انجام دهیم.


برای حالت بیشترین تاخیر، باید بیشترین تعداد جمع یا تفریق صورت گیرد که این حالت با ضربکننده زیر انجام می شود:

010101010101010101010101010101010101


در این حالت ما ۳۲ عملیات shift داریم که ۶۴ نانوثانیه طول میکشد و همچنین ۱۶ عملیات جمع و ۱۶ عملیات تفریق داریم که هرکدام ۲۲ نانوثانیه طول میکشد که در کل تاخیر جمع و تفریق ما برابر با ۷۰۴ نانوثانیه می شود و تاخیر حداکثری ضرب کننده برابر با ۷۶۸ نانوثانیه می شود.

 $^{^2}$ Multiplier

۲. (آ) جمع کننده carry-skip از بلوکهای متعددی تشکیل شده است که هر بلوک شامل تعداد تمام جمع کننده است که به صورت جمع کننده ripple-carry هستند. همچنین هر بلوک شامل یک واحد منطق skip است. در صورتی که شرط skip در بلوک جمع کننده برقرار شود، بدون محاسبه رقم نقلی در هر تمام جمع کننده، رقم نقلی ورودی به رقم نقلی خروجی منتقل می شود که باعث افزایش سرعت بلوک جمع کننده می شود.



- (ب) جمعکننده carry-skip جمعکنندهای است که بر خلاف سایر جمعکنندههای سریع دیگر، سرعت را تنها به ازای برخی از حالتهای ورودی بهبود میدهد. بنابراین به ازای برخی از ورودیها، بهبود زمانی نسبت به جمعکننده ripple-carry
 - (ج) منطق skip رقم نقلی به شکل زیر است:



۳. میتوانیم محاسبه نماییم که برای هر عمل تفریق نیاز به ۱۶ns داریم، در نتیجه حال میتوانیم جداول انجام ضرب در دو حالت مختلف را رسم نماییم و تاخیر هر کدام را محاسبه نماییم.

multiplicand = $101000 \cdot 1$ (1)

A	Q	۱- Q	M	Log	Delay
* * * * * *	• 1 1 • • 1	•	1.1	Initialization	•
• • • • • • • • • • • • • • • • • • • •	• 1 1 • • 1	•	1.1	A = A - M	19
		١	1.1	Shift	74
11.1		١	1.1	A = A + M	49
111.1.		•	1.1	Shift	44
111111		•	1.1	Shift	۵۲
• 1 • 1 • 1		•	1.1	A = A - M	۶۸
	1 1	١	1.1	Shift	٧۶
		١	1.1	Shift	۸۴
1.11.1		١	1.1	A = A + M	99
11.11.	1.1	•	1.1	Shift	1.4

multiplicand = 011001 .

Α	Q	۱- Q	M	Log	Delay
* * * * * *	1.1	•	• 1 1 • • 1	Initialization	•
*****	• 1 • 1 • •	•	• 1 1 • • 1	Shift	٨
• • • • •		•	• 1 1 • • 1	Shift	19
* * * * * *		•	• 1 1 • • 1	Shift	74
1111		•	• 1 1 • • 1	A = A - M	4.
1111	1	١	• 1 1 • • 1	Shift	41
	1	١	• 1 1 • • 1	A = A + M	9.
	• ١ • • • ١	•	• 1 1 • • 1	Shift	۶۸
1.11.1	• ١ • • • ١	•	. 1 1 1	A = A - M	۸۴
11.11.	1.1	١	• 1 1 • • 1	Shift	97

همانطور که می توانید مشاهده نمایید در هر دو حالت به جواب 11011010000 رسیدیم که همان 600- و نتیجه ی درست است.

 ${
m multiplicand}=0$ باین بخش هم در جدول بخش آ مشخص شده که می توانید مشاهده نمایید که در حالتی که 011001 باشد، سرعت انجام ضرب بیشتر است.

درس معماری کامپیوتر صفحه ۵ از ۸

۴. تاخیر نهایی خروجی یک مالتیپلکسر با ورودیهای B ، A و S به فرم زیر است:

$$max(t_A, t_B, t_S) + 1$$

که منظور از t_X تاخیر آماده شدن ورودی X است.

حال با این دانش، جواب به فرم زیر خواهد بود که خروجی تابع f حداکثر تعداد بیت قابل جمع در x واحد زمان است.

$$f(x) = 2 \times f(x-1)$$

$$f(1) = 1$$

دلیل این موضوع نیز این است که ما بیشینه تعداد بیت را در صورتی می توانیم جمع بزنیم که تمامی ورودی های مالتیپلکسر در دیرترین زمان ممکن برای اینکه خروجی در زمان مطلوب حاضر شود حاضر شوند که با توجه به داده سوال، باید در ۱ واحد زمانی زودتر حاضر شده باشند. از آنجا که ورودی های B و B عملا تعدادی بیت یکسان را با ورودی نقلی متفاوت جمع می زنند، آن ها را به یک چشم نگاه می کنیم. حال با فرض اینکه بخواهیم در x واحد زمانی بیشترین تعداد بیت را جمع بیشترین بیت قابل جمع در x واحد زمانی را به عنوان ورودی انتخاب گر و خروجی حاصل جمع همین تعداد بیت را به عنوان داده در حال انتخاب بدهیم.

۵. الف) سه عدد اول در مرحله ی اول جمع می شوند. در مرحله ی دوم عدد چهارم و نتیجه ی جمع مرحله ی قبل با هم جمع می شوند. بیت های carry در این مرحله همان بیتهای $\operatorname{C}_{\operatorname{out}}$ مرحله ی قبلی هستند. در نهایت نیز از یک جمع کننده ی عادی در مرحله ی آخر استفاده می شود.

ب) طبق فرضیات، تاخیر یک Full Adder برابر با d خواهد بود. ابتدا تاخیر یک ۴ CLA بیتی را محاسبه میکنیم.

 $d = b_i$ و a_i از روی g_i و p_i

 $d = g_i$ و p_i و ما از روى ما از روى توليد

 $d = kc_i$ تولید s_i ها پس از آماده شدن

پس تاخیر CLA مرحلهی آخر برابر با 3d خواهد بود. ورودی های لازم برای CLA هم طبق شکل پس از 2d حاضر خواهد بود. بنابراین تاخیر کلی برابر با 5d است.

9. (آ) فرض کنید امید ریاضی مربوط به تعداد عملیاتهای جمع n بیتی را با SUM(n)، امید ریاضی تعداد عملیاتهای تفریق SHIFT(n) نشان میدهیم.

از آنجا که عملیاتهای مربوط به ضرب Booth در ضرب دو عدد n بیتی، n بار تکرار خواهند شد، تنها بیتهایی که باید برای محاسبه این امید ریاضی ها لحاظ شوند، صرفا به n بیت ضرب شونده و یک بیت • ابتدایی که سمت راست آنها قرار می گیرد، محدود می شود. حالتی که جمع رخ می دهد، حالتی است که 01 رخ دهد. برای تفریق نیز 01 و همچنین در همه حالات ممکن دو بیت کنار هم، انتقال رخ می دهد. بنابراین داریم:

$$\begin{aligned} & \overline{a_{n-1}a_{n-2}a_{n-3}...a_0} \times \overline{b_{n-1}b_{n-2}b_{n-3}...b_0} \\ & \overline{b_{n-1}b_{n-2}b_{n-3}...b_0} 0 \\ & SUM(n) = (n-1) \times \frac{1}{2} \times \frac{1}{2} = \frac{n-1}{4} \\ & SUB(n) = (n-1) \times \frac{1}{2} \times \frac{1}{2} + \frac{1}{2} = \frac{n+1}{4} \\ & SHIFT(n) = n \end{aligned}$$

(ب) حال با استفاده از جواب بخش قبل، متوسط زمان تاخیر را بدست می آوریم. $LATENCY(n) = 10 \times SUM(n) + 15 \times SUB(n) + 5 \times SHIFT(n) = 10 \times \frac{n-1}{4} + 15 \times SUB(n)$

 $\frac{n+1}{4} + 5 \times n = \frac{45n+5}{4} ns$

۷. $(\tilde{\mathbf{I}})$ باید بلاک ها را به صورت x باید بلاک ها را به صورت x باید بلاک ها را به صورت x

$$i + i + (i + 1) + \dots + (i + x) = 128 \rightarrow (x + 2)i + \frac{x(x + 1)}{2} = 128 \rightarrow i = \frac{128}{x + 2} - \frac{x(x + 1)}{2(x + 2)}$$

همچنین باید دقت کنیم که بیشترین تاخیر مربوط به بزرگترین بلاک یعنی i+x است درنتیجه تاخیر آن معادل است با با با که برای یافتن کمترین مقدار ممکن مشتق گرفته و معادل ۰ میگذاریم پس داریم:

$$\frac{d}{dD}((i+x)D+D) = 0 \to i+x+1 = 0 \to 128 \to i = \frac{128}{x+2} - \frac{x(x+1)}{2(x+2)} + x + 1 = 0$$

از آنجا که معادله بالا وقتی x=16 قرار دهیم منفی و وقتی x=15 قرار دهیم مثبت است جواب بین این ۲ عدد است و ما براکت مقدار را استفاده می کنیم یعنی سایز بلاک ها به صورت x=15,7,...,14,15,7 می شود. در نتیجه برای هزینه و تاخیر کل داریم:

$$D_{\text{total}} = 15D + D + D = 17D$$

() تاخیر نباید از 65D بیشتر باشد و همچنین تا جای ممکن باید از تقسیم بندی گروه ها پرهیز کنیم، بهترین حالت گروه بندی بلاک ها به صورت 64,64 می باشد در نتیجه هزینه نهایی به صورت زیر محاسبه می شود:

$$C_{\text{total}} = 64C + 64C \times 2 + 4C + 4C = 200C$$

(ج) پیچیدگی تاخیر این جمع کننده به صورت $O(\log_2(n))$ می باشد و پیچیدگی هزینه نیز n که n همان تعداد بیت های ورودی است. این جمع کننده به دلیل مصرف کمتر منابع سخت افزاری و کارایی مناسب در مدارات کم مصرف، پردازنده های نهفته و طراحی های بهینه از نظر مساحت تراشه استفاده می شود.

مقایسه هزینه و تاخیر این جمع کننده با جمع کننده های (آ) و (ب) به صورت زیر است:

$$C_{BK} < C_b < C_a$$

$$D_{a} < D_{BK} < D_{b}$$

(د) پیچیدگی تاخیر این جمع کننده به صورت $O(log_2(n))$ می باشد و پیچیدگی هزینه نیز $O(nlog_2(n))$ که n همان تعداد بیت های ورودی است. این جمع کننده در مدارهای دیجیتال برای انجام عملیات جمع سریع مورد استفاده قرار می گیرد. به دلیل ساختار درختی و تأخیر کم، در پردازنده ها، واحدهای محاسباتی سریع ،(ALU) و طراحی مدارهای VLSI که نیاز به بهرهوری بالا دارند، کاربرد دارد.

مقایسه هزینه و تاخیر این جمع کننده با جمع کننده های (آ) و (ب) به صورت زیر است:

$$C_{b} < C_{KS} < C_{a}$$

$$D_{KS} < D_a < D_b$$