
گزارش تمرین عملی ۱ درس **معماری کامپیوتر** متین باقری (۴۰۲۱۰۵۷۲۷) محمد نوید آتشین بار (۴۰۲۱۰۵۵۸۱) دکتر اسدی


ابتدا نرم افزار Logisim_evolution را دانلود کرده و یک پروژه به نام schematic.circ می سازیم. در ادامه طبق خواسته ورودی ها و خروجی ها را از قسمت wiring اضافه میکنیم :

Properties	State	
	Pin "a"	· · · · · · · · · · · · · · · · · · ·
FPGA supporte	ed Supp	ported a bood the cout
Facing	→ East	b 0.0.0.0
Output?	No	
Data Bits	4	sub_notadd <mark>@</mark> } · · · · · · · · · · · · · · · · · · ·
Three-state?	No	• • • • • • • • • • • • • • • • • • •
Pull Behavior	Unchanged	
Label	a	
Label Font	SansSerif Bold	l 16
Radix	Binary	
Reset value:	0x0	
Appearance	Classic Logisin	n
	_	

در قسمت properties باید مشخص کنیم که پین انتخابی output است یا نه و properties آن چند بیت است، همچنین label را نیز در این قسمت تغییر می دهیم. و باید در همین بخش FPGA supported را نیز هندل کنیم. در ادامه با استفاده از یک adder و subtractor که در بخش Arithmetic قرار دارد و همچنین دو عدد mux برای اینکه تعیین شود باید در خروجی جمع دو ورودی نشان داده شود یا تفریق آن مدار جمع/تفریق کننده را طراحی میکنیم (برای هر یک از این اجزای مدار نیز باید در بخش Data Bits ، Properties و Label و اعتاسب با خواسته سوال تغییر دهیم):




در تصویر میبنیم که ورودی sub_notadd است پس باید حاصل تفریق (0001 – (0011) در s نشان داده شود که 0010 است.



در این مثال نیز جمع دو عدد 0001 و 0101 در خروجی نشان داده می شود که s = 0110 در این مثال نیز جمع دو عدد 0011 و

در ادامه نیز باید کد Verilog را سنتز می کردیم که اینکار از قسمت ...synthesize & download انجام میدهیم:



✓ Use upper case for VHDL keywords

Workspace location: C:\Users\Dear User/logisim_evolution_workspace


Hardware description language used for FPGA-commander:

VHDL options:


و در ادامه با execute و سیس انتخاب done کد وریلاگ تولید میشود :

Browse

Verilog



با سنتز کردن کد وریلاگ در آدرس: HOME/logisim_evolution_workspace/schematic/main/verilog قرار میگیرد :



در ادامه با استفاده از جاجی که در اختیار داریم درستی عملکرد طراحی را بررسی میکتیم و اگر طراحی درست باشد در خروجی باید عبارت ACCEPTED چاپ شود :

root@DESKTOP-0LD0HR4:/home/navid/SUT_CA_4032_ProfAsadi_Judgement_System-master/SUT_CA_4032_ProfAsadi_Judgement_System-master# ./validate.sh HW1/tb0.v ~/logisim_evolution_workspace/schematic/

ACCEPTED

200 / 200