دانشگاه صنعتی شریف - دانشکده مهندسی کامپیوتر مدت ازمون: ۹۰ دقیقه

ازمون بایان ترم درس طراحی سیستمهای دیجیتال

رون بان را این آزمون هرجا از شما توصیفی خواسته شده است فقط زبان Verilog قابل قبول است و توصیف به هر زبان دیگر غیر قابل قبول است


LUT 3/1

10 00
10
21
30
41
51
60
71

۱) فقط با استفاده از سه عدد LUT با سه ورودی (و بدون استفاده از هیچ واحد دیگر) یک Encoder اولویت دار چهار به دو PENC 4/2 را ایجاد کنید. مانند شکل مقابل (که تابع Encoder ولویت دار چهار به دو 12,11,10) را پیادهسازی می کند) دقیقاً مشخص کنید که هشت بیت محتوی هر LUT باید چه باشد و نحوه اتصال LUTها به یکدیگر را نیز مشخص کنید (۴) نمره)

توجه فرمایید که اگر از واحد اضافه استفاده کنید هیچ نمرهای در نظر گرفته نمی شود.

۲) شکل زیر یک مدار شمارنده تعداد تغییرات برای ورودی In است. مثلاً بافرض اینکه برای شکل موج زیر در زمان t0 شمارنده reset شده باشد در زمان t1 باید در خروجی مقدار ۷ یدهد.



الف- ورودی In این مدار باید دارای چه شرطی باشد تا این مدار بتواند تعداد تغییرات را به درستی بشمرد؟ (۱ تمره) ب- یک توصیف رفتاری قابل سنتز برای این مدار ترتیبی بنویسید در این توصیف باید قسمتی را قرار دهید که هنگام شیهسازی وقتی شرط به الله رعایت نشود روی صفحه شیمسار خطا چاپ کند ولی این قسمت هنگام سنتز بهانر بوده و سنتز نکردد (۲ نمره)

P0 P0 D3 D1 P1 P2 P2 P2

۲) کد همینگ یکی از کدهای مشهور کشف و تصحیح خطا است که در آن به هر چهار بیت داده سه بیت Parity اضافه می گردد در کد همینگ فرض بر این است که یا خرابی رخ نمی دهد و یا فقط یک بیت خراب می شود عملکرد این کد معمولاً با شکل مقابل نشان داده می شود مثلاً اگر بیت داده کد بیت خراب شود این مطلب با خراب بودن Parityهای P1 و P2 معلوم می شود یا اگر بیت O3 خراب شود خود را با خراب بودن هر سه Parity نشان می دهد. تصحیح هم به این صورت است که وقتی خرابی بیتی مشخص شد با نقیض کردنش آن را نصحیح می کنند ابندا یک تابع بنویسید که Parity خرابی بیتی مشخص شد با نقیض کردنش آن را نصحیح می کنند ابندا یک تابع بنویسید که (data flow) برای مدار عادی را محاب کند سپس با استفاده از این تابع یک توصیف جزیان داده (data flow) برای مدار کد کننده و همچنین تصحیح کننده کد همینگ بنویسید (۴ نمره)


۴) یک مدل تاخیر Inertial به این صورت است که مقدار تاخیر با مقدار پاراستر rejection فرق دارد. مثلاً اگر مقدار Inertial برابر ۲=۵ باشد و مقدار تاخیر برابر با 4=۵ در این صورت هر پالسی که پهناپش کمتر از 3 باشد reject میشود ولی اگر بیش از 3 باشد reject نشده ولی به اندازه 4 تاخیر پیدا میکند. اولاً ثابت کنید که مقدار تأخیر هرگز نمی تواند از مقدار مقدار rejection کمتر باشد. ثانیا توصیف رفتاری پک گیت not را بنویسید که مقدار rejection آن برابر با 3 و مقدار ثاخیر آن برابر با 4 باشد. (۴ نمره)

۵) این موارد را بیان کنید سه تفاوت میان FPGA و CPLD (۱ نمره)، مفهوم Reconfigurable Computing (۱ نمره)، فرق ۱) Reconfigurable Computing (۱ نمره)، مزایا و معایب MUX-Based سبت به LUT-Based سبت به LUT-Based سبت به LUT-Based (۱ نمره)

موقق باشید اجلالی مدت آزمون: ۹۰ دقیقه

۱) فقط با استفاده از توصیف dataflow و بدون استفاده از توصیف رفتاری یا ساختاری یک واحد Register با پهنای n بیت را با استفاده از زبان Verilog توصیف کنید که n در این توصیف یک پارامتر است. این ثبات باید دارای پایههای کنترلی Load و Increment باشد (۳ نمره).

۲) شکل زیر یک مدار شمارنده تعداد تغییرات (Transition Counter) برای ورودی ۱n است. مثلاً بافرض اینکه برای شکل موج زیر در زمان t1 باید در خروجی مقدار ۷ بدهد.



الف- فرکانس ورودی In نسبت به فرکانس CLK باید دارای چه شرطی باشد تا این مدار بتواند تعداد تغییرات را به درستی بشمرد؟ (۱ نمره) ب- یک توصیف رفتاری قابل سنتز برای این مدار ترتیبی بنویسید. (۴ نمره)

۴) یک مدل تاخیر Inertial به این صورت است که مقدار تاخیر با مقدار پارامتر rejection فرق دارد. مثلاً اگر مقدار Inertial برابر ۴ بیک مدل تاخیر برابر با 4-4 در این صورت هر پالسی که پهنایش کمتر از 3 باشد reject می شود ولی اگر بیش از 3 باشد باشد و مقدار تاخیر برابر با 4-4 در این صورت هر پالسی که مقدار تأخیر هرگز نمی تواند از مقدار rejection کمتر باشد (راهنمایی: اثبات این مورد ولی به اندازه 4 تاخیر پیدا می کند. اولاً ثابت کنید که مقدار تأخیر هرگز نمی تواند از مقدار not را بنویسید که مقدار rejection آن برابر با ارتباطی با بحث مدارهای الکتریکی یا بحثهای مشابه ندارد). ثانیاً توصیف رفتاری یک گیت not را بنویسید که مقدار ۴۰ نمره)

۵) مفهوم Hardwired کردن یک واحد حافظه را شرح دهید و برای آن یک مثال ارائه کنید (۱ نمره).

موفق باشید اجلالی


سوال اول

۱) یک شمارندهی Johnson) walking ring counter) چهار بیتی را فقط با استفاده از توصیف dataflow در زبان Verilog توصیف کنید. راهنمایی: ترتیب شمارش در چنین شمارندهای از چپ به راست عبارت است از:


0000, 1000, 1100, 1110, 1111, 0111, 0011, 0001, and so on.

پاسخ

مدار Johsnson Counter در واقع متشکل از تعدادی Master-Slave D-FlipFlop است که به هم متصل شده اند. در شکل زیر مدار آن را مشاهده می شود:



مدار هر کدام از FlipFlopها نیز به صورت زیر است. این FlipFlopها متشکل از دو واحد D-Latch حساس به سطح هستند که با قرارگیری کنار هم یک FlipFlop حساس به لبه را تشکیل می دهند.




کد این شمارنده با فرض اینکه FlipFlop ها حساس به لبه ی مثبت clk باشند به صورت زیر است:

برای آشنایی بیشتر دانشجویان (جزو خواسته ی سوال نمی باشد)

با توجه به اینکه تقریباً اکثر سیستم های دیجیتال ترتیبی سنکرون دارای سیگنال ریست هستند، میتوان این سیگنال را نیز در مدار لحاظ نمود. همچنین معمولاً شمارنده ها دارای یک سیگنالی هستند که می تواند عملیات شمارش را فعال یا غیرفعال کند. این سیگنال را با نام countEnable به مدار اضافه نمودیم. کد کامل این مدار به صورت زیر است:


```
module johnsonCounterNew (clk, rst, conuntEnable, q);
         input clk, rst, conuntEnable;
         output [3:0] q;
         wire [3:0] d, q_master;
         assign d[0] = conuntEnable? q[1] : q[0]; //functionality
         assign q_master[0] = rst? 0 : (clk? q_master[0] : d[0]); //master
         assign q[0] = rst? 0 : (clk? q_master[0] : q[0]); //slave
         assign d[1] = conuntEnable? q[2] : q[1]; //functionality
12
         assign q_master[1] = rst? 0 : (clk? q_master[1] : d[1]); //master
         assign q[1] = rst? 0 : (clk? q_master[1] : q[1]); //slave
15
         assign d[2] = conuntEnable? q[3] : q[2]; //functionality
16
         assign q_master[2] = rst? 0 : (clk? q_master[2] : d[2]); //master
17
         assign q[2] = rst? 0 : (clk? q_master[2] : q[2]); //slave
19
         assign d[3] = conuntEnable? ~q[0] : q[3]; //functionality
20
         assign q_master[3] = rst? 0 : (clk? q_master[3] : d[3]); //master
         assign q[3] = rst? 0 : (clk? q_master[3] : q[3]); //slave
     endmodule
```

شکل موج و کد تست بنچ مدار فوق به این صورت است:



```
module johnsonCounter_tb;
         reg clk, rst, cntEn;
         wire [3:0] cnt;
         johnsonCounterNew counter (clk, rst, cntEn, cnt);
29
         always #5 clk = ~clk;
         initial begin
32
             cntEn=0; clk=0;
             rst=1; #42
             rst=0;
             #20 cntEn=1;
             #100 cntEn=0;
             #50 rst=1; $stop;
         end
     endmodule
```

سوال دوم



 ۲) شکل مقابل ساختار کدام نوع SPLD است؟ همچنین با پیکربندی اتصالات آن (گذاشتن نقطهی سیاهرنگ در محل اتصال قابلبرنامهریزی که در آنجا باید اتصال برقرار باشد) یک واحد تمام جمعکننده (FA) را با آن پیادهسازی کنید. راهنمایی: مدار FA دارای سه ورودی و دو خروجی است و لذا یکی از ورودیها در اینجا بدون استفاده باقی میماند.

پاسخ

این ساختار PAL است زیرا گیت های AND آن programmable هستند اما گیت های OR آن PAL این ساختار PAL هستند.

رابطه بین ورودی و خروجی های یک FA به صورت زیر است:

$$s = a\overline{b}\overline{c} + \overline{a}b\overline{c} + \overline{a}\overline{b}c + abc$$
$$c_{out} = ab + ac + bc$$


اگر سیگنال کمکی w را به این صورت تعریف کنیم:

$$w = a\bar{b}\bar{c} + \bar{a}b\bar{c} + \bar{a}\bar{b}c$$

می توان سیگنال های x و y را بدین صورت به عنوان خروجی های مدار تعیین نمود:

$$x = s = w + abc$$
$$y = c_{out} = ab + ac + bc$$

بنابراین پیکربندی مدار صورت سوال به صورت زیر خواهد بود:



سوال سوم

۳) یک شمارندهی دودویی-پنجپنجی (bi-quinary) به شکلی که در زیر آمده است عمل

شمارش را انجام میدهد.

0100001, 0100010, 0100100, 0101000, 0110000, 1000001, 1000010, 1000100, 1001000, 1010000, and so on.


توصیف ASM این شمارنده را بنویسید به نحوی که مجاز هستید در توصیف خود حداکثر سه ASM Block داشته باشید.

پاسخ


فرض بر این است که در شمارنده، یک رجیستر ۷ بیتی به اسم R داریم.

مقدار اولیه رجیستر R برابر 7'b0100001 است.

توصیف ASM آن به شرح زیر است:



سوال چهارم



۴) سنسوری که در شکل مقابل مشاهده میکنید برای اندازهگیری سرعت دوران چرخ خودرو است. این سنسور به شکل دودویی عمل میکند به نحوی که هر خار در مقابل سنسور مقدار 0 ایجاد کرده و نبودن خار مقابل سنسور مقدار 1 ایجاد میکند. ۲۴ خار در اینجا وجود دارد (پهنای خارها با فاصلهی بین آنها برابر است). چرخ امکان ندارد بتواند با سرعتی بالاتر از ۱۵۰ دور کامل در ثانیه بچرخد. خروجی سنسور به یک مدار دیجیتال ترتیبی میرود که فرکانس پالس ساعت آن حداقل 200KHz است.

این مدار دیجیتال در خروجی خود سرعت زاویهای را (با واحد تعداد خار عبوری در ثانیه) ارائه میکند. توصیف رفتاری این مدار دیجیتال را با زبان Verilog بنویسید.

پاسخ

نحوه ی کار مدار بدین صورت است که تعداد خارهای دیده شده در یک ثانیه را می شمارد و به عنوان سرعت اعلام می کند. همچنین از یک شمارنده (clockCounter) به منظور تشخیص اینکه یک ثانیه سپری شده است، استفاده می شود.

با توجه به اینکه حداکثر سرعت چرخ ۱۵۰ دور در ثانیه است و ۲۴ خار داریم، حداکثر سرعت زاویهای ۳۶۰۰ خار در ثانیه است؛ بنابراین طبق رابطه ی زیر رجیستر ۱۲ بیتی برای نمایش سرعت کافی است:

$$\lceil \log_2(150 \times 24) \rceil = 12$$

- فرکانس کاری مدار به عنوان پارامتر در این ماژول دریافت می شود. اگر شمارنده کلاک به تعداد آن بشمارد به معنای سیری شدن یک ثانیه است.
- تعداد بیت های لازم برای شمارنده تعداد کلاک نیز به عنوان پارامتر در این ماژول دریافت میگردد. رابطه ی زیر بایستی بین پارامترهای عرض بیت شمارنده تعداد کلاک و فرکانس کاری مدار برقرار باشد:

 $CLOCK_COUNTER_WIDTH \ge \lceil \log_2(CLOCK_FREQUENCY) \rceil$

کد این مدار به صورت زیر است:

```
module sensor (clk, rst, sensorValue, velocity);
    parameter CLOCK_FREQUENCY=200_000;
    parameter CLOCK COUNTER WIDTH=18;
    input clk, rst, sensorValue;
    output reg [11:0] velocity;
    reg [CLOCK_COUNTER_WIDTH-1:0] clockCounter;
    reg [11:0] spurCounter;
    reg lastSensorValue;
    always @(posedge clk, posedge rst) begin
        if(rst) begin
            velocity = 0;
            clockCounter = 0;
            lastSensorValue = 1;
            spurCounter = 0;
            clockCounter = clockCounter+1;
            if(lastSensorValue==1 && sensorValue==0)
                spurCounter = spurCounter + 1;
            if( clockCounter == CLOCK_FREQUENCY) begin
                velocity = spurCounter;
                spurCounter = 0;
                clockCounter = 0;
            lastSensorValue = sensorValue;
    end
endmodule
```

برای آشنایی بیشتر دانشجویان (جزو خواسته ی سوال نمی باشد)

به منظور شبیه سازی مدار فوق در ابتدا باید دانست که مقیاس زمانی پیش فرض Modelsim برحسب پیکوثانیه است.


فرض می شود مدار با فرکانس ۲۵۰ کیلوهرتز کار می کند.

در ابتدا فرض می شود فاصله دیدن دو خار متوالی ۲*۰۰۰۰ میکروثانیه است (**سرعت ۴۱۶٫۶ خار بر ثانیه**). این کار به مدت ۳ ثانیه انجام شده(۲۵۰۰*۱۲۰۰۰۰۰۰۰).

سپس به مدت ۴ ثانیه (۸۰۰۰*۵۰۰۰۰۰۰) فاصله دیدن دو خار متوالی ۲*۵۰۰ میکرو ثانیه می شود (**سرعت ۱۰۰۰ خار بر ثانیه**).

کد تست بنچ و شکل موج مدار فوق به صورت زیر است:

```
module sensor_tb;
    reg clk, rst, sensorValue;
    wire [11:0] velocity;
    sensor #(.CLOCK_FREQUENCY(250000),
             .CLOCK_COUNTER_WIDTH(18)
            ) DUT (clk, rst, sensorValue, velocity);
    always #2000000 clk = ~clk;
    initial begin
        clk = 0; rst = 0; sensorValue = 1;
        #2000 rst=1;
        #5000 rst=0;
        repeat(2500) #1200000000 sensorValue = ~sensorValue;
        repeat(8000) #500000000 sensorValue = ~sensorValue;
        $stop;
    end
endmodule
```




```
پاسخ سوالات پایانترم درس طراحی سیستمهای دیجیتال
```

بهار ۱۴۰۳

```
module test;
                                                                                               سوال پنجم
reg a,b,c;
wire d;
                                  ۵) شکل موج سیگنالهای c ،b ،a و d ناشی از اجرای کد مقابل را ترسیم کنید.
 initial
 begin
 a=1'b0;
  @(a) b=1'b1; c<=#4~(a^b);
 en'd
 initial
 begin
  #0 b=1'b0; c=1'b0; a=1'b1;
  #2 b=1'b0; a=1'b0;
  @(c) #4 b=~b; c=#2~c;
  @(d) a=#2~a;
 assign #3 d=a&b;
endmodule
```

پاسخ

شکل موج خروجی کد فوق بدین صورت است:



سوال ششم

۶) به چه دلیل در FPGAها استفاده از تعداد زیاد LUTهای کوچک (fine-grained) بهتر از آن است که تعداد کمی LUTهای بزرگ (coarse-grained) داشته باشیم؟ با ذکر یک مثال از پیادهسازی یک منطق این برتری را نشان دهید.

یاسخ

استفاده از تعداد زیاد LUT کوچک سبب می شود حافظه ی کمتری مورد استفاده قرار بگیرد، حجم مدار و هزینه ساخت آن کمتر شده و توان مصرفی نیز کاهش یابد، اگرچه تأخیر مدار افزایش می یابد.

برای مثال، بیایید تابع زیر را یکبار با LUTهای دوورودی و بار دیگر با LUTهای چهارورودی پیادهسازی و مقایسه کنیم:

$$F(A,B,C,D) = (A \wedge B) \vee (C \wedge D)$$

پیادهسازی آن با LUTهای دو ورودی به این صورت است:

 $LUT1 = A \wedge B$

 $LUT2 = C \wedge D$

 $LUT3 = LUT1 \lor LUT2$

که در مجموع از سه LUT دو ورودی یعنی دوازده خانهی حافظه استفاده میکند.

• پیادهسازی با LUTهای چهارورودی:

$$LUT1 = (A \wedge B) \vee (C \wedge D)$$

که درمجموع از یک LUT چهار ورودی یعنی شانزده خانهی حافظه استفاده میکند.

سوال هفتم

۷) این موارد را شرح دهید: الف) تعریف واحد DP در مقابل واحد CU، ب) تعریف سنتز در مقابل سنتز منطقی، پ) تفاوت توصیف ساختاری (Structural) با توصیف هندسی (Geometrical سنتز منطقی، پ) تفاوت توصیف ساختاری (decomposition and mapping)، ت) مفهوم decomposition and mapping، ث) دلیل استفاده از آنتی فیوز به جای فیوز در FPGAها، ج) تعریف تأخیر Inertial در مقابل تأخیر Transport

پاسخ

الف) تعریف واحد DP در مقابل واحد CU

برخلاف Datapath که وظیفهی انجام عملیاتهای جبری و منطقی روی دادهها را برعهده دارد و شامل رجیسترها، ALU و Bus است، Bus سیگنالهای کنترلیای تولید میکند که وظیفهی مدیریت عملیاتهای گوناگون Datapath را برعهده دارند.

واحد CU مشخص میکند که در هر پالس ساعت باید چه عملیاتی (چه محاسباتی) صورت گیرد و ترتیب اعمال (محاسبات) را مشخص میکند ولی خود عملیات (محاسبات) توسط DP انجام میشود.

ب) تعریف سنتز در مقابل سنتز منطقی

سنتز به معنای تبدیل توصیف رفتاری به توصیف ساختاری است.

سنتر منطقی به معنای تبدیل هر نوع مدل (رفتاری، ساختاری یا جریان داده) به توصیف ساختاری سطح گیت (gate-level netlist) است.

پ) تفاوت توصیف ساختاری با توصیف هندسی

توصیف ساختاری توصیف یک سیستم دیجیتال بهکمک اجزای تشکیلدهندهی آن و اتصال بین آن ها مانند gate، agate و سیمهاست.

توصیف هندسی محل قرارگیری و مسیریابی بین اجزای یک سیستم دیجیتال را بیان میکند. این توصیف شامل جزئیات محل قرارگیری و لایههای لازم برای فرآیند fabrication است.

ت) مفهوم decomposition and mapping

فرآیندی است که در آن طراحی به واحدهای کوچکتری تقسیم می شود تا بتوان هر واحد را توسط یک Cell از کتابخانه پیاده سازی کرد.

ث) دلیل استفاده از آنتی فیوز به جای فیوز در FPGAها

آنتی فیوزها در حالتی که وصل باشند مقاومت کمتری نسبت به فیوزها دارند، لذا توان مصرفی آنها کمتر بوده و سرعت مدار نیز در این حالت بیشتر است.

ج) تعریف تأخیر Interial در مقابل تأخیر

تأخیر Inertial ناشی از شارژ و دشارژ خازن های موجود در مدار است. اگر طول پالس از مقدار rejection بیشتر باشد، با تأخیر عبور داده می شود و در صورتی که طول پالس کمتر از آن میزان باشد حذف میگردد؛ بنابراین تغییرات کوتاهمدت در خروجی قابلمشاهده نیستند.

تأخیر Transport ناشی از محدودیت سرعت نور است. تأخیر انتقال سیگنالها را مدلسازی میکند که در آن، هرنوع پالسی با تأخیر در خروجی نشان داده می شود و هیچ پالسی حذف نمیشود.