

DSD

تمرین دوم



۷۲۷ ۵۱۰۵۲۴

متن باقری


تقسیم کننده اعداد اعشاری بین ۵ و ۱ با الگوریتم shift and subtract، دردی و خروجی و ثبات ها n بیتی در نظر گرفته شده اند. در صورتی که مقسوم علیه صفر باشد یا خارج قسمت بزرگتر مساوی یک باشد به ترتیب ارور $div0$ و overflow داریم. تمام بیت های دردی و خروجی بخش اعشار هستند و مبر در سمت چپ MSB در نظر گرفته شده. این فرضیات با توجه به توضیحات اسناد در کلاس هستند.

in1: مقسوم ، in2: مقسوم علیه ، $R3$: باقی مانده در هر مرحله ، $R4$: خارج قسمت در هر مرحله
 RE: آماده بودن جواب ، $R5$: خارج قسمت نهایی ، RZ : ارور تقسیم بر صفر ، $R0$: ارور ادرقلو
 RC: شماره

- مراحى ASM :



sub



- جدول خودجی شبیه سازی cycle accurate : $n=4$, $S=1$, $in1=0110 \rightarrow 0,375$
 $in2=1000 \rightarrow 0,5$

در این مثال، تمام بایت ها بدین ادورگاری شوند، حاصل $0,1100$ است که ~~برابر است با~~ $0,75$. در جدول ۱، $R1$ تا $R5$ را در مبنای ۲ و به صورت ارقام اعشار نشان می دهیم.
 RC در مبنای ۱۰ است، RE ، RZ ، RO تک بیتی هستند.

— در جدول بعدی هر دو مدل ادور امتحان شدند و اکنون تمام بایت های ASM کار شده اند.

Correct calculations with no error:

پالس	R1	R2	R3	R4	R5	RC	RZ	RO	RE	ASM block
1	-	-	-	-	-	-	-	-	1	init
2	0110	1000	0110	0000	-	4	0	0	0	error
3	0110	1000	1100	0000	-	3	0	0	0	sub
4	0110	1000	0100	0001	-	2	0	0	0	sub
5	0110	1000	1000	0010	-	2	0	0	0	shift
6	0110	1000	0000	0011	-	1	0	0	0	sub
7	0110	1000	0000	0110	-	1	0	0	0	shift
8	0110	1000	0000	1100	-	0	0	0	0	sub
9	0110	1000	0000	1100	1100	0	0	0	1	init


Division by zero error:



پالس	R1	R2	R3	R4	R5	RC	RZ	RO	RE	ASM block
1	-	-	-	-	-	-	-	-	1	init
2	0110	0000	0110	0000	-	4	0	0	0	error
3	0110	0000	0110	0000	-	4	1	0	1	init

Overflow error:

پالس	R1	R2	R3	R4	R5	RC	RZ	RO	RE	ASM block
1	-	-	-	-	-	-	-	-	1	init
2	0111	0100	0111	0000	-	4	0	0	0	error
3	0111	0100	0111	0000	-	4	0	1	1	init

:- Data Path





اعداد نوشته شده به رنگ قرمز در ASM , DP آنها را به هم ربط می کند.

command signals از گیت ساده AND , OR , NOT ساخته شده اند. به همین علت به جای رسم گیت ها معادله منطقی آنها را نوشتم.

⋮ command signals

$$ld_{R1} = \text{init.S} , ld_{R2} = ld_{R1} ,$$

$$e0 = ld_{R1} , e1 = \text{sub.OR(RC)} . \overline{GE(R1, R2)} + \text{shift}$$

$$e2 = \text{sub.OR(RC)} . GE(R1, R2) , ld_{R3} = e0 + e1 + e2$$

$$e3 = e1 , cl_{R4} = \text{init.S} = ld_{R1} , ld_{R4} = \text{shift} + \text{sub.OR(RC)}$$

$$ld_{R5} = \text{sub} . \overline{\text{OR(RC)}} , e4 = ld_{R1} , ld_{RC} = e4 + \text{sub.OR(RC)}$$

$$R_{RZ} = R_{RO} = R_{RE} = ld_{R1} , S_{RZ} = \text{error} . \overline{\text{OR(R2)}}$$

$$S_{RO} = \text{error} . \text{OR(R2)} . GE(R1, R2) , S_{RE} = S_{RZ} + S_{RO} + \text{sub} . \overline{\text{OR(RC)}}$$