به نام یگانه هستی بخش

سؤالات امتحان پایانی درس طراحی سیستمهای دیجیتال - ترم دوم سال تحصیلی ۱۴۰۳-۱۴۰۲

نام و نام خانوادگی: شماره دانشجویی: نام و نام خانوادگی:

بخش اول: از بین عبارات زیر، کدام عبارت صحیح و کدام عبارت غلط است؟ (۱۰ نمره، هر پاسخ اشتباه ۱ نمره منفی دارد)


- ۱- تکنولوژی برنامهریزی Antifuse و SRAM در FPGAها استفاده میشوند. با این تفاوت که روش SRAM قابلبرنامهریزی مجدد است درصورتی که Antifuse این قابلیت را ندارد. (درست)
 - ۲- Time-to-Market در ASICها کمتر از PLDها است. بااین حال محاسبات قابل باز پیکربندی فقط در PLDها قابل انجام است. (غلط)
- ۳- درصورتی که هر مقایسه یک پالس ساعت زمان نیاز داشته باشد؛ زمان اجرای برنامه یافتن بیشینه n عدد در یک پردازنده تکهستهای با فرکانس پالس ساعت ۱۰۰ مگاهر تز برای nهای کمتر از ۲۵۶ کمتر است ولی برای nهای بزرگتر پالس ساعت ۳۰ مگاهر تز برای ASIC بهدلیل خاصیت همروندی در زمان کمتری نسبت به پردازنده تک هستهای این کار را انجام می دهد. (غلط)
- ۴- مقدار پیشفرض در وریلاگ برای نوع داده reg از نوع x و برای نوع داده wire از نوع z است و تأخیر دستور assign از نوع اینرسی است. (درست)
 بخش دوم: در سؤالات زیر با ذکر علت صحت هر گزینه را بررسی و بهترین گزینه را انتخاب کنید (۲۰ نمره، پاسخ اشتباه نمره منفی ندارد).
 - کدام توصیف زیر بدون خطا است؟

الف)

مورد ب: بلاک begin always و end ندارد.	مورد الف: inout نمى تواند از نوع reg باشد.
مورد ت: پاسخ درست	مورد پ: زمان در بلاک awlays نمی تواند شامل fall·rise و turn-off باشد.

ب)

```
alwavs
output reg x, y;
                                                             #10 y \le 0;
always @(x, y)
  x <= 0;
   v <= 0:
                                                           endmodule
endmodule
module a;
                                      ت)
                                                           module a(output reg x);
                                                                                                    پ)
wire #10 x;
                                                           always @(x)
                                                              \#(2:3:4, 3:4:5, 4:5:6) x \le 0;
reg y;
assign x = y;
                                                           endmodule
endmodule
```



module a(x, y);

کدام توصیف وریلاگ زیر قابل سنتز و معادل مدار مقابل است؟

module a(inout reg x, y);

 مورد ب: عملگر === قابل سنتز نیست.	مورد الف: عملگر === قابل سنتز نیست.
مورد ت: آرایهها نمی توانند به این فرم استفاده شوند.	مورد پ: پاسخ درست

```
module counter(input clk, rst);
                                                             module counter(input clk, rst);
                                                                                                                  الف)
                                                     ب)
                                                               reg [3:0] q;
  reg q[3:0];
                                                               always @(posedge clk, rst)
  always @(posedge clk, rst)
  begin
                                                               begin
     if (rst === 1'b1) q = 4'b1;
                                                                  if (rst === 1'b1) q = 4'b1;
     else begin
                                                                  else begin
       q[1] = q[0]; q[2] = q[1];
                                                                    q[1] \le q[0]; q[2] \le q[1];
       q[3] = q[2]; q[0] = q[3];
                                                                    q[3] \le q[2]; q[0] \le q[3];
     end
                                                                  end
  end
                                                               end
endmodule
                                                             endmodule
```

سؤالات امتحان پایانی درس طراحی سیستمهای دیجیتال - ترم دوم سال تحصیلی ۱۴۰۳-۱۴۰۲

نام و نام خانوادگی: شماره دانشجویی: زمان امتحان: ۱۳۰دقیقه

```
module counter(input clk, rst);
                                                            module counter(input clk, rst);
                                                   ت)
                                                                                                               پ)
  reg q[3:0];
                                                              reg [3:0] q;
  always @(posedge clk, rst)
                                                              always @(posedge clk, rst)
  begin
                                                              begin
     if (rst == 1'b1) q = 4'b1;
                                                                 if (rst == 1'b1) q = 4'b1;
       q \le \{q[2:0], q[3]\};
                                                                   q \le \{q[2:0], q[3]\};
  end
                                                              end
endmodule
                                                            endmodule
```

```
module t(input in);

reg a, b, c;

always @(in) begin

a = in;

#0 b <= a;

c <= b;

end

endmodule
```

```
^{V} اگر مقدار in در ابتدا ۱ و در زمان ۱۰ مقدار آن صفر شود. مقادیر ^{b} ه و ^{c} در زمان ۱۰ کدام ^{c} اگر مقدار ابتدا ۱ و در زمان ۱۰ مقدار آن صفر شود. مقادیر ^{c} و در زمان ۱۰ کدام ^{c} ایک از گزینههای زیر است؟ ^{c} ^{c}
```

مورد ب: پاسخ درست	مورد الف: چون قسمت non-blocking assignment ، evalute قبل						
	از انتصاب 0# انجام میگیرد. پس مقدار C برابر x نمیشود.						
مورد ت: علت الف و پ با هم بايد نوشته شود.	مورد پ: چون دستور a=in از نوع blocking است و ابتدا اجرا میشود و						
	پس از آن دستورات بعد اجرا می شود پس b مقدار 1 نیست.						

`	Msgs						
↓ /tb/t_tb/in	St1						
√ /tb/t_tb/a	1						
/tb/t_tb/b	1						
√ /tb/t_tb/c	х						

۸- کدام یک از گزینههای زیر صحیح است؟

الف) تأخیری که در کدهای وریلاگ قرار میدهیم در زمان سنتز مورداستفاده قرار می گیرد.

ب) خروجی مرحله سنتز (Netlist) به طور مستقیم قابل تبدیل به سختافزار است.

پ) تأخیر و توان مصرفی از محدودیتهای طراحی هستند که ابزار سنتز میتواند بر اساس هر کدام از اینها بهینهسازی را انجام دهد.

ت) استفاده از هر دو لبه پالس ساعت در مدارات دیجیتال پیشنهاد می شود.


مورد ب: خیر، باید مراحل placement و routing بر روی netlist	مورد الف: تاخیرها در وریلاگ قابل سنتز نیست.						
انجام گيرد.							
مورد ت: به دلیل clock skew پیشنهاد نمی گردد.	مورد پ: درست است.						

به نام یگانه هستی بخش

سؤالات امتحان پایانی درس طراحی سیستمهای دیجیتال - ترم دوم سال تحصیلی ۱۴۰۳-۱۴۰۲


نام و نام خانوادگی: شماره دانشجویی: زمان امتحان: ۱۳۰دقیقه

بخش سوم: سؤالات تشريحي (٧٠ نمره)



۹- میخواهیم عملکرد مدار کنترل درب ورودی یک پارکینگ عمومی را از لحاظ زمانی بررسی کنیم. اگر مدار آن مشابه شکل روبهرو باشد و به غیر از موارد بیان شده در شکل، سایر تأخیرها صفر فرض شوند. با استفاده از زبان وریلاگ مدلسازی از عملکرد زمانی مدار، از زمان فشرده شدن دکمه ورودی تا باز شدن درب پارکینگ را توصیف کنید (۱۵ نمره).

۱۰ - مدار طراحی شده با ASM Chart زیر را با رویکرد طراحی Data Path و Control Unit و با زبان وریلاگ توصیف کنید. در این طراحی ۱۰ - مدار طراحی RSM دوازده بیتی هستند (۳۰ نمره).



۱۱- صف رویداد طبقهبندی شده در وریلاگ را ترسیم کنید و نحوه کارکرد آن، انتسابها و ... را توضیح دهید (۱۵ نمره).

۱۲- میخواهیم یک LUT) LUT-5 با ۵ ورودی) را برای یک FPGA طراحی کنیم. اگر LUT) LUT با ۳ ورودی) در دسترس باشد؛ با استفاده از آن و هر مدار دیگری که لازم است؛ یک LUT-5 طراحی کنید و شماتیک آن را ترسیم نمایید (۱۰ نمره).