## میانترم DSD

# **4 سوال**

**402105727** متین باقری

فرکانس کاری بسیار از FPGA ها FPGA است، به همین دلیل در این پیاده سازی نیز ما فرکانس کاری مدار را FPGA است، به همین دلیل در این پیاده سازی نیز ما فرکانس FPGA ها FPGA است، یعنی هر FPGA است، یعنی و ramp خواسته شده FPGA است، یعنی هر FPGA ایجاد می شود و این بازه زمانی، FPGA در نظر گرفتیم. فرکانس FPGA ایجاد می FPGA است، یعنی و ramp خواسته شده FPGA این بازه زمانی، برخ FPGA این بازه زمانی، FPGA این بازه زمانی، برخ FPGA این برخ FPGA این بازه زمانی، برخ نام بازه بازه نام بازه برخ نام برخ نام بازه برای با

tick\_counter شمارنده 195 تایی ما است که از 0 تا 195 شمرده و هر بار duty را افزایش میدهد. در خط زیر خروجی مشخص می شود:

pwm\_out <= (counter < duty) ? 1 : 0;</pre>

در ابتدا تمام بیتهای خروجی (بدیهتا تنها یک بیت خروجی داریم و منظور از بیتهای خروجی، مقدار آن بیت پس از هر کلاک است) صفر اند، اما با گذشت زمان duty افزایش یافته و تعداد بیت های 1 در هر step بیشتر میشود.

```
module pwm_ramp (
    input clk,
    input reset,
    output reg pwm_out
);
    reg [7:0] counter = 0;  // 8-bit PWM counter
reg [7:0] duty = 0;  // 8-bit Duty cycle (0?255)
    reg [15:0] tick_counter = 0; // Controls ramp speed
    // How fast to ramp duty: 1 ms ramp = 50,000 cycles @ 50MHz
    // 256 steps from 0 to 255 ? increase duty every 195 cycles (roughly)
    localparam STEP_PERIOD = 195;
    always @(posedge clk) begin
    if (reset) begin
        counter <= 0;
         duty <= 0;
        tick_counter <= 0;
        pwm_out <= 0;</pre>
    end else begin
        counter <= counter + 1;</pre>
        pwm_out <= (counter < duty) ? 1 : 0;</pre>
        tick_counter <= tick_counter + 1;</pre>
        // Increase duty every fixed interval
        if (tick_counter >= STEP_PERIOD) begin
             tick counter <= 0;
             if (duty < 255)
                 duty <= duty + 1;</pre>
             else
                 duty <= 0;
         end
    end
end
endmodule
```

```
`timescale 1ns/1ps
module pwm_tb;
  reg clk = 0;
  reg reset = 1;
  wire pwm_out;
 // Instantiate PWM module
  pwm_ramp uut (.clk(clk), .reset(reset), .pwm_out(pwm_out));
 // Clock generation: 50 MHz (20 ns period)
  always #1 clk = ~clk;
  integer f, i;
  initial begin
    f = $fopen("pwm_output.txt", "w");
    // Initial reset
    #2;
    reset = 0;
    // Let simulation run and log PWM output
    for (i = 0; i < 250000; i = i + 1) begin // 250,000 iterations / 50,000 = 5
ms
        @(posedge clk);
        $fwrite(f, "%d\n", pwm_out);
    end
    $fclose(f);
    $stop;
  end
endmodule
```

module نوشته شده را instantiate کرده و کلاک را طراحی می کنیم. سپس reset را یک کرده، کلاک زده و مجددا صفر میکنیم تا مدار آماده اجرا شود. سپس به مدت ۲۵۰ هزار کلاک، که معادل ۵ میلی ثانیه است، خروجی را در یک فایل متنی (pwm\_output.txt) می نویسیم تا سپس به کمک کد پایتون، بتوانیم سیگنال آنالوگ آن را مشاهده کنیم.


اکنون به بررسی خروجی میپردازیم. در ابتدا ۲۵۷ بیت صفر نوشته شده است، سپس تعداد بیت های یک متوالی به این صورت اند:

 $1, 2, 3, 5, 6, 7, 9, 10, 11, 13, 14, 15, 17, \dots, \dots, 250, \dots$ 

همانطور که مشاهده می کنید، در برخی مراحل تعداد بیت های 1 به جای اینکه یکی بیشتر شود، بیشتر افزایش یافته. علت این است که ما در پیاده سازی خود، ۲۵۶ tep در نظر گرفتیم که هر کدام ۱۹۵ کلاک زمان می برد. از آنجا که این دو عدد برابر نیستند، روند افزایش تعداد بیت های 1 متوالی دقیقا ثابت نیست. اما این موضوع باعث ایجاد تفاوت قابل توجهی در شکل ramp تولید شده نمی شود و بدون بررسی دقیق بیتهای تولید شده قابل تشخیص نیست. اگر بخواهیم خروجی دیجیتال دقیق تری داشته باشیم، کافی است ۲۵۶ مرحله در هر ramp در نظر بگیریم که هر یک ۲۵۶ کلاک طول می کشد، در این صورت تعداد بیت های 1 در مرحله ی i ام برابر است با i و پس از آن i-256 بیت صفر داریم. البته برای این کار لازم است فرکانس کاری را بر روی i 35.536 i تنظیم کنیم. i 65.536 i تنظیم کنیم.


```
import numpy as np
import matplotlib.pyplot as plt
from scipy.signal import lfilter
# --- Load Verilog PWM Output ---
with open("pwm_output.txt") as f:
   pwm signal = np.array([
        int(line.strip()) for line in f
        if line.strip() in ('0', '1')
    ])
# --- Time settings ---
sample rate = 50 000 000 # 50 MHz
dt = 1 / sample rate
t = np.arange(len(pwm_signal)) * dt
# --- Optimized RC Filter ---
R = 400 \# 400 Ohm
C = 0.0000001 # 0.1 micro Farad = 100 nano Farad
rc_time_constant = R * C # 0.00004 s = 40 micro second
alpha = dt / (rc time constant + dt)
analog_output = lfilter([alpha], [1, alpha - 1], pwm_signal)
# Scale to 0-5V range (assuming V0=0V, V5=5V)
voltage_output = analog_output * 5.0
# --- Plot ---
plt.figure(figsize=(12, 6))
# Plot first few ms to see the ramp clearly
plot_samples = int(5e-3 / dt) # Show first 5ms
plt.plot(t[:plot samples] * 1000, pwm signal[:plot samples],
         label="PWM Output", alpha=0.3)
plt.plot(t[:plot_samples] * 1000, voltage_output[:plot_samples],
         label="Analog Output (0-5V)", linewidth=2, color='red')
plt.xlabel("Time (ms)")
plt.ylabel("Voltage (V)")
plt.title("PWM Ramp Output with RC Filter")
plt.grid(True)
plt.legend()
plt.tight_layout()
plt.show()
```

#### مداری که ایجاد می شود به این صورت است:




خروجی FPGA را به محل مشخص شده متصل می کنیم و در سمت دیگر به جای صفر و یک، سیگنال آنالوگ داریم چرا که مدار RC از تغییرات ناگهانی ولتاژ جلوگیری می کند. فرض می کنیم از یک LED برای مشاهده سیگنال آنالوگ استفاده می کنیم.


#### با اجرای کد پایتون، چنین سیگنالی مشاهده می کنیم:




ناحیه آبی رنگ مقدار دیجیتال خروجی pwm است که از آنجا که فرکانس بالایی دارد، به نظر میرسد که تمام ناحیه بین صفر تا یک را پر کرده است، اما با زوم کردن بر روی ناحیه دلخواه، می توان مشاهده کرد کرد که مقدار بیت خروجی در هر لحظه یکی از مقادیر صفر یا یک است:




#### در این تصاویر ثابت زمانی ۱ میکرو ثانیه است:





همانطور که مشاهده میکنید سیگنال آنالوگ به مقدار دقیق ۵ رسیده و بلافاصله در زمان بسیار کوتاهی به صفر میرسد. اما نوسان آن نیز بسیار زیاد است.

در تصویر زیر ثابت زمانی ۱۰۰ میکرو ثانیه است:




بر خلاف حالت قبلی، در اینجا سیگنال فاصله زیادی تا رسیدن به مقادیر 0 و 0 ولت دارد و همچنین دشارژ شدن خازن و کاهش ولتاژ پس از هر ramp زمان بسیار زیادی میبرد و حالت طبیعی ramp را از دست میدهد. البته که خط قرمز بسیار باریک تر شده که نشان دهنده نوسان کم سیگنال دارد.

نهایتا ما در اینجا ثابت زمانی ۴۰ میکرو ثانیه را برای مدار خود انتخاب کردیم (مقاومت ۴۰۰ اهم و خازن با ظرفیت smoothness و یا trade-off بین حفظ شکل کلی ramp و یا smoothness سیگنال آنالوگ است که می توان با توجه به انتظارات ما از سیگنال آنالوگ خروجی، آن را در محیط آزمایشگاه/کد پایتون تنظیم کرد و تفاوتی در کد Verilog ایجاد نمی کند.


در ادامه برای اینکه سیگنال آنالوگ ما بین ۰ تا ۵ ولت باشد، این خط کد را جایگزین کد قبلی کرده:

```
# Scale to 0-5V range (assuming V0=0V, V5=5V)
voltage_output = analog_output * 5.95 - 0.7
```

و طبق خواسته سوال در خروجی داریم:




معادل این کار در محیط آزمایشگاه بدین صورت است که ورودی ولتاژ هایی که به FPGA میدهیم ولت و و معادل این کار در محیط آزمایشگاه بدین صورت است که ورودی ولتاژ هایی که به LED میدهیم ولت تمام بازه تا معرفی ولت باشد. همچنین سمت دیگر LED را به ولتاژ ثابت LED مشاهده می شود. توجه داریم که ولتاژ منفی ایجاد شده در تصویر فقط در شروع کار مدار رخ داده و دیگر تکرار نمی شود، از طرفی مشکلی هم در روند کار ایجاد نمی کند، چراکه در این بازه زمانی LED خاموش می ماند و با کمی تاخیر روشن می شود.




### آزمایشگاه


در ادامه برای اجرای کد به آزمایشگاه رفتیم. کد Verilog را با برنامه Quartus کامپایل کردیم، به کمک دفترچه راهنمای بورد FPGA موجود در آزمایشگاه، ۳ پین برای ۳ پارامتر برنامه (clk, reset, pwm\_out) تعریف کردیم. reset را یک سوئیچ بر روی بورد تعریف کردیم و مقدار آن را صفر نگه داشتیم. pwm\_out را به یک پین دیگر مرتبط کردیم که به طور خودکار کلاک ۵۰ مگا هرتز پیش فرض بورد بود. نهایتا pwm\_out را به یک پین خروجی بر روی بورد مرتبط کرده و با اتصال سیم به آن، به خروجی module دسترسی پیدا کردیم. با اجرای کد کامپایل شده در برنامه FPGA ، Quartus شروع به کار و تولید سیگنال کرد.

بر روی یک برد بورد، یک خازن ۱۰ نانو فاراد و یک مقاومت ۱ کیلو اهم قرار دادیم و این دو را به شکل سری (متوالی) به هم متصل کردیم. به سر دیگر خازن، ground بورد FPGA و سر ground اسیلوسکوپ را متصل کردیم. به سر دیگر مقاومت، خروجی که از FPGA گرفتیم را متصل کردیم. سر دیگر اسیلوسکوپ را نیز به محل اتصال خازن و مقاومت متصل کردیم. (سیم مشکی رنگ ground و سیم بنفش خروجی سیگنال دیجیتال است)






در ادامه تصاویر سیگنال آنالوگ مشاهده شده بر روی اسیلوسکوپ را مشاهده می کنید:



در تصویر بالا میبینیم که شیب بالا رفتن ولتاژ یکنواخت و مناسب است، همچنین drop از ولتاژ بالا به ولتاژ پایین در زمان کوتاه و قابل قبولی انجام میشود.



تنظیمات اسیلوسکوپ به هنگام مشاهده سیگنال آنالوگ در تصویر بالا مشخص است.

