
## سؤالات امتحان پایانی درس طراحی سیستمهای دیجیتال - ترم دوم سال تحصیلی ۱۴۰۲-۱۴۰۱


نام و نام خانوادگی: ............. زمان امتحان: ۱۵۰ دقیقه

- ۱) مراحل تبدیل کد HDL به فایل قابل پیاده سازی سخت افزاری توسط ابزار CAD را نام ببرید و به اختصار عملیات اصلی هر مرحله را توضیح دهید. اگر ورودی ها و خروجی های هر مرحله اسم خاصی دارند، آن ها را بیان کنید. تأخیر دقیق طراحی شما در کدام مرحله قابل محاسبه است (۲ نمره)؟
  - ۲) نمودار زمانی توصیفهای وریلاگ زیر را برای تمامی سیگنالها، در ۲۰ واحد زمانی اول ترسیم کنید (۲ نمره).

```
module tb b (output reg sum);
                                                            module tb a (output reg o);
                                                               reg i = 1b0; reg clock = 1b0;
  reg a, b, c;
  always @(a, b, c) begin
                                                               always @(posedge clock) begin
     sum \leq a \wedge b:
                                                                 i \le \sim i:
     sum \le sum \land c;
                                                                  clock <= ~clock;
                                                                  o \le i;
  end
  initial begin
                                                               end
     #10 a = 1'b0; b = 1'b1; c = 1'b1;
                                                               always
                                                                 #5 clock = \simclock;
  end
endmodule
                                                             endmodule
                                                                                                                    پ)
module tb d;
                                                            module tb c;
 reg a,b;
                                                               reg a;
 always @(a) b = #5 \sim a;
                                                               initial a = 1;
 initial begin
                                                               initial begin
  a=1'b0;
                                                                 a \le \#10 \text{ 1'b0};
  #6 a=1'b1; #3 a=1'b0;
                                                                  a \le #10 1'b1;
 end
                                                               end
endmodule
                                                            endmodule
```



۳) مدار طراحی شده با ASM Chart مقابل را با رویکرد طراحی شده با Data Path و Control Unit و با زبان وریلاگ توصیف کنید. در این طراحی رجیستر R1 را  $\Lambda$  بیت در نظر بگیرید (۲ نمره).



۴) شکل مقابل واحد CLB یک FPGA مبتنی بر Look-Up Table را نشان میدهد (ورودیهای پیکربندی حذف شده است). آن را با استفاده از زبان وریلاگ توصیف کنید. برای سادگی نیاز به درنظرگرفتن ورودیهایی برای برنامهریزی (پیکربندی) CLB نیست؛ اما لازم است توضیح دهید که واحدهای برنامه پذیر (قابل پیکربندی) این CLB را چگونه توصیف کردید (۲ نمره).

موفق باشید فصحتی