سؤالات امتحان میان ترم درس طراحی سیستمهای دیجیتال - ترم دوم سال تحصیلی ۱۴۰۲-۱۴۰۱

نام و نام خانوادگی: شماره دانشجویی: زمان امتحان: ۵۰ دقیقه

١- از بين عبارات زير عبارت صحيح و غلط را مشحص كنيد؟


غلط الف - در وریا لاگ سطح تجرید طراحی با تعیین مدل توصیف مدار (ساختاری، رفتاری، جریان داده) به طور دقیق مشخص می شود.


صحیح ب- یکی از اهداف شبیهسازی پسا سنتز تحلیل دقیق تأخیرهای مدار سنتز شده است و شبیهسازی قبل از سنتز را شبیهسازی رفتاری گویند.

غلط پ- هم روندی، طراحی سلسله مراتبی، Pragmatics، زمانبندی و توصیف رفتاری از نیازمندیهای زبان های HDL هستند که در زبان سی موجود نیست.

1/00 A B 1/00 0/10 0/00 1/00 D

۲- کدام توصیف وریلاگ زیر معادل ماشین حالت متناهی مقابل است؟ (i ورودی و o خروجی است)





$$\begin{array}{lll} \text{reg } [1:0]q = 2\text{'b}00; & (\ \,) & \text{reg } [1:0]q = 2\text{'b}00; & (\ \,) \\ \text{always } @(\text{negedge clk}) \text{ begin} & \text{always } @(\text{negedge clk}) \text{ begin} \\ q[0] <= \sim q[1]; & q[0] <= \sim q[1]; \\ q[1] <= \sim q[0]; & q[1] <= q[0]; \\ \text{end} & \text{end} \end{array}$$

$$\begin{array}{lll} \text{reg } [1:0] q = 2'b00; & \text{co} & \text{reg } [1:0] q = 2'b00; \\ \text{always } @(\text{negedge clk}) \text{ begin} \\ \text{q}[0] <= \sim q[1]; & \text{q}[0] <= \sim q[1]; \\ \text{@}(\text{negedge clk}) & \text{@}(\text{negedge clk}) \text{ q}[0] <= q[1]; \\ \text{q}[0] <= q[1]; & \text{q}[1] <= q[0]; \\ \text{q}[1] <= q[0]; & \text{@}(\text{negedge clk}) \text{ q}[1] <= q[0]; \\ \text{end} & \text{end} \end{array}$$

۴- کدام گزینه زیر در مورد تأخیرها در وریلاگ صحیح است؟

الف) ابزار سنتز از تأخيرهاي طراحي وريلاگ شما جهت بهينهسازي طراحي استفاده مي كند.

پاسخ ب) تأخیر اینرسی را می توان با استفاده افزودن تأخیر به دستور assign شبیه سازی کرد.

پ) تأخير انتقال را مي توان با استفاده از تخصيص blocking به همراه تأخير intra-assignment شبيه سازي كر د.

ت) مورد الف و پ صحیح است.

سؤالات امتحان میان ترم درس طراحی سیستمهای دیجیتال - ترم دوم سال تحصیلی ۱۴۰۲-۱۴۰۱

شماره دانشجویی: نام و نام خانوادگی: زمان امتحان: ٥٠ دقيقه ۵- اگر هر گیت تأخیری برابر با ۲ داشته باشد؛ کدام توصیف وریلاگ زیر، معادل مدار مقابل است؟ reg out = 1'b0; reg out = 1'b0; الف) ب) always @(enable, out) begin always @(enable, out) begin out <= #2 (enable ? ~out : 1'b0); out = #10 (enable ? \sim out : 1'b0); end end پاسخ ت) reg out = 1'b0; reg out = 1'b0; پ) always @(enable, out) begin always @(enable, out) begin out <= #10 (enable ? ~out : 1'b1); out = #2 (enable ? \sim out : 1'b1); end end ۶- كدام توصيف زير بدون خطا است؟ module a(x, y); module a(output reg x, y); الف) input x, y; always $y \le 0;$ always @(x, y) x <= 0: endmodule endmodule پاسخ ت) module a(input reg x, y); module a(x, y); پ) always (a)(x, y)output x, y; $#10 y \le 0;$ assign x = y; endmodule endmodule ٧- كدام شماتيك مدارى زير، معادل توصيف وريلاگ مقابل است؟ module Q(input a, clk, s, output reg b, c); پاسخ الف) ب) always @(posedge clk, negedge s) begin if (!s) begin S ς CLR CC $b \le 0;$ CLR $c \le 0;$ b end else begin $b \le a$; CLR Q c $c \le b$; end Э end b endmodule S ت) پ) clk clk > C Q Q a b Q