# گزارش تمرین سه سیستمهای دیجیتال


متین غیاثی ۴۰۲۱۰۶۲۲۹ تیر ۱۴۰۴

## ۱ پیشگفتار

در این تمرین یک پردازنده ی چندچرخهای (Multi-Cycle) ساده پیادهسازی شد. این پردازنده شامل دستورهای SUB، ADD، BUB، LOAD، DIV، MUL و STR است. همچنین این پردازنده دارای حافظه به عرض شانزده بیت است که بین حافظه دستورات و دادهها مشترک است.

#### ۲ پردازنده

معماری کلی پردازنده به صورت زیر است که ورودی سلکت تسهیمکنندهها (Multiplexer) توسط واحد کنترل، و بسته به Opcode و وضعیت فعلی تعیین می شود.



#### شکل ۱: شماتیک کلی پردازنده

در پنج تا از دستورات، بیتهای دوازده و یازدهم فقط برای آدرس نوشتن استفاده می شوند اما در دستور STR مقدار آن ثبات باید خوانده، و در حافظه ذخیره شود؛ برای همین، نیاز به وجود یک تسهیم کننده قبل از ورودی دوم رجیستر فایل است. این پردازنده شامل جهار حالت MEMACC ،DEEX ،FETCH و WB است. در این معماری چون نیازی به اجرای جداگانه ی حالتهای DECODE و EXECUTE با هم ترکیب شدند.

در ادامه به توضیح بخشهای این پردازنده میپردازیم

### ١.٢ واحد كنترل

این واحد مسئولیت تعیین حالت فعلی، و همچنین تعیین سیگنالهای کنترلی را بر عهده دارد. سیگنالهای کنترلی عبارتاند از: RegWrite. این سیگنال وظیفه تعیین قابلیت نوشتن بر رجیستر فایل را دارد. MemWrite. اين سيگنال وظيفه تعيين قابليت نوشتن بر حافظه را دارد.

MemRead. این سیگنال وظیفه قابلیت خواندن از روی حافظه را برعهده دارد.

Alusrc. این سیگنال تعیین میکند که ورودی دوم ALU مقدار خروجی دوم رجیستر فایل باشد یا مقدار آنی (Immediate) داده شده در دستور.

MemToReg. آین سیگنال تعیین میکند که آیا مقدار خوانده شده از حافظه به رجیستر فایل نوشته شود یا خیر. RegRead. این سیگنال تعیین میکند که کدام بیتهای دستور ورودی به عنوان ورودی خواندن دوم رجیستر فایل وارد شود. وابستگی این سیگنالها به نوع دستور در جدول زیر آمده است. اما زمان بندی این سیگنالها به حالتی که در آن هستیم بستگی دارد.

RegRead	MemToReg	Alusrc	MemRead	MemWrite	RegWrite	
•	•	•	•	•	١	ADD
•	•	•	•	•	١	SUB
•	•	•	•	•	١	MUL
•	•	•	•	•	١	DIV
•	1	١	١	•	١	LOAD
١	•	١ ١	•	١	•	STR

جدول ۱: سیگنالهای کنترلی

#### ۲.۲ حافظه

این بخش شامل یک حافظه به عرض ۱۶ بیت است که قابلیت خواندن از روی آن و نوشتن به آن را دارد. این حافظه برای خواندن دستورات و خواندن یا نوشتن دادهها مشترک است؛ بنابراین برای تعیین اینکه مقدار مورد نیاز برای خواندهشدن، ثبات PC باشد و یا خروجی ALU، باید از یک تسهیمکننده استفاده کنیم.

#### ٣.٢ رجيستر فايل


این بخش شامل چهار ثبات x تا x است که همگی این ثباتها General Purpose هستند. رجیستر فایل قابلیت خواندن از دو ثبات و نوشتن به یک ثبات را فراهم میکند. همچنین یک سیگنال Write Enable برای این فایل وجود دارد که در صورت صفر بودن، اجازه تغییر مقادیر ثبات را نمی دهد.

#### ALU Y.Y

این بخش وظیفه انجام محاسبات را دارد. در صورتی که دستور ورودی یکی از دستورات SUB، ADD یا DIV باشد، خروجی ALU برای نوشتن روی یکی از ثباتها استفاده می شود. اما در صورتی که یکی از دستورات COAD یا STR باشد، خروجی این بخش برای تعیین آدرس استفاده می شود. طبق فرمت دستورات، مقدار نوشته شده در یکی از ثباتها، با مقدار آنی، بعد از Sign-Extend شدن، جمع می شود. تعیین نوع عملیات توسط Opcode تماما مشخص می شود. در صورتی که یکی از دستورات ALU باشد، ALU جتما عمل جمع انجام می دهد.

#### 1.۴.۲ جمع

عمل جمع این بخش، به صورت Carry Select Adder است که از اتصال چند Ripple Carry Adder و تسهیم کننده ساخته می شود. این جمع کننده ابتدا در گروههای چهار بیتی، برای هر دو حالت مقدار  $C_{\rm in}$  حاصل جمع را محاسبه می کند.




شکل Carry Select Adder :۲

#### ۲.۴.۲ تفریق

عمل تفریق به صورت جمع ورودی اول با مکمل دوی ورودی دوم انجام میشود.

#### ٣.۴.٢ ضرب


عمل ضرب با استفاده از الگوریتم کاراتسوبا (Karatsuba's Algorithm) انجام می شود. این الگوریتم مشابه تقسیم و حل عمل می کند. ابتدا دو عدد، به چهار عدد با طول نصف تبدیل می شوند، و با سه بار (به جای چهار بار) استفاده از ضرب کننده ی Shift and Add، و تعدادی عمل جمع، عدد نهایی محاسبه می شود. این الگوریتم از پیچیدگی زمانی کمتری نسبت به الگوریتم عادی برخوردار است.



شکل ۳: Shift and Add Multiplier

## ۴.۴.۲ تقسیم

عمل تقسيم با استفاده از الگوريتم Restoring Division انجام ميشود. شماتيك كلي اين الگوريتم در تصوير زير آورده شده.



Restoring Divison Circuit :۴ شکل