

Informe corto del Microproyecto 2
Sistema con memorias ROM y RAM en VHDL



Universidad
del Cauca

Presentado a:

Cristian Heidelberg Valencia Payan

Presentado por:

Manuel Alejandro Macias Silva

Universidad Del Cauca
Popayán/Cauca
2026

Introducción

El Microproyecto 2 consistió en diseñar y validar un sistema digital en VHDL que integra una memoria ROM inicializada y una memoria RAM de lectura/escritura. El sistema permite leer datos predefinidos desde la ROM, guardarlos en la RAM y recuperarlos posteriormente para su visualización y comprobación. Esta actividad aplicó los temas de memorias, paquetes, componentes, máquinas de estado y testbench (Universidad del Cauca, s. f.).

Objetivo y justificación

El objetivo fue comprobar que el diseño realizara correctamente cuatro acciones principales: reset del sistema, lectura de ROM, escritura en RAM y lectura desde RAM. Se hizo para verificar el comportamiento antes de programar la FPGA, porque en los sistemas secuenciales no basta con compilar: también se debe revisar la evolución temporal de las señales mediante simulación.

Proceso de desarrollo

Primero se creó el proyecto en Quartus II y se seleccionó la tarjeta DE0 con FPGA Cyclone III. Luego se definió la entidad superior DE0_TOP para conectar el reloj, botones, switches, LEDs y displays. Después se construyeron los módulos del sistema: un paquete VHDL para constantes y tipos de datos, una ROM síncrona, una RAM síncrona y una unidad de control basada en una máquina de estados finitos.

La unidad de control se encargó de recorrer las direcciones de memoria, leer cada dato de la ROM y escribirlo en la RAM. Finalmente se creó un testbench en ModelSim-Altera para aplicar estímulos, observar las salidas y validar automáticamente los resultados con instrucciones assert, tal como se recomienda en la verificación de diseños VHDL (Valencia, s. f.-a).

Descripción general de la implementación

La implementación se organizó de forma modular. El paquete VHDL permitió reutilizar definiciones comunes; la ROM funcionó como fuente de datos; la RAM actuó como memoria de almacenamiento; y el módulo principal coordinó el proceso de copia ROM-RAM. Al final, la estructura del diseño quedó resumida de la siguiente forma:

Elemento	Función principal
mem_pkg.vhd	Define constantes, tipos y función para displays.
rom_sync.vhd	Contiene los datos iniciales de la ROM.
ram_sync.vhd	Permite lectura, escritura y reset.
sistema_memorias_top.vhd	Controla la copia ROM-RAM mediante FSM.
tb_sistema_memorias.vhd	Valida el sistema por simulación.

Aspectos más importantes

Lo más importante fue comprobar que el sistema funciona antes de cargarlo a la tarjeta. La simulación mostró que la modularidad facilita la revisión del código y que el testbench permite confirmar el comportamiento lógico sin depender todavía de los botones y switches físicos de la FPGA.

Evidencia de simulación

La Figura 1 muestra la ejecución del testbench en ModelSim-Altera. En el Transcript aparece el mensaje “SIMULACION TERMINADA SIN ERRORES”, lo cual confirma que las pruebas automáticas fueron superadas. La palabra “Failure” se debe a la instrucción final usada para detener la simulación, no a un error del diseño.




Figura 1. Resultado general de la simulación en ModelSim-Altera.

La Figura 2 presenta las señales principales en la ventana Wave: clk, rst, start, addr, data_in, we, re, data_out, copy_done y state_led. Estas señales evidencian la secuencia de operación del sistema y la transferencia controlada de datos desde la ROM hacia la RAM.




Figura 2. Señales principales del sistema durante la simulación.

Conclusión

El microproyecto permitió integrar en un mismo sistema los conceptos de ROM, RAM, paquete VHDL, componentes, máquina de estados y testbench. La simulación confirmó que el diseño responde correctamente al reset, copia los datos de la ROM hacia la RAM y permite la lectura posterior de la información almacenada. Por lo tanto, el sistema queda validado en simulación y preparado para continuar con su implementación física en la tarjeta DE0.

Referencias

Terasic Technologies. (2012). DE0 user manual. Terasic.

Universidad del Cauca. (s. f.). Microproyecto 2: Sistema con memorias ROM y RAM.

Valencia, C. (s. f.-a). Test bench VHDL [Diapositivas de PowerPoint].

Valencia, C. (s. f.-b). Diseño de circuitos con VHDL: Máquinas de estado [Diapositivas de PowerPoint].

Valencia, C. (s. f.-c). Diseño de circuitos con VHDL: Memorias [Diapositivas de PowerPoint].