

**Informe corto del Microproyecto 2**  
**Sistema automático con memorias ROM y RAM en VHDL**



Universidad  
del Cauca

Presentado a:  
Cristian Heidelberg Valencia Payan

Presentado por:  
Manuel Alejandro Macias Silva

Universidad del Cauca  
Popayán, Cauca  
2026

## Introducción

El Microproyecto 2 consistió en diseñar y validar un sistema digital en VHDL que integra una memoria ROM inicializada y una memoria RAM síncrona de lectura/escritura. En la versión corregida, el sistema no depende de operaciones manuales con switches para leer o escribir, sino que automatiza todo el proceso: toma los datos almacenados en la ROM, los copia a la RAM y posteriormente los lee de forma secuencial para su visualización. Esta corrección responde al propósito del microproyecto: integrar memorias, componentes, package VHDL, máquina de estados y testbench en un diseño funcional (Universidad del Cauca, s. f.).

## Objetivo y justificación

El objetivo fue implementar un sistema automático capaz de leer datos predefinidos desde una ROM, escribirlos en una RAM y recuperarlos para visualizarlos en la tarjeta DE0. La automatización fue necesaria porque el control manual solo permitía probar operaciones aisladas, mientras que el microproyecto requiere una lógica secuencial que gobierne la transferencia completa ROM-RAM y su lectura posterior.

## Descripción de la implementación corregida

La implementación se reorganizó usando como base los archivos compartidos por el profesor: rom\_sync.vhd y ram\_sincrona.vhd. Los archivos rom\_top.vhd y ram\_top.vhd se tomaron como referencia, porque están orientados a pruebas manuales con switches; para la solución final se creó una unidad de control automática llamada sistema\_memorias\_auto\_top.vhd y una entidad superior DE0\_TOP.vhd. El package mem\_pkg.vhd conserva constantes, tipos de datos y la función de conversión para los displays de siete segmentos.

La ROM síncrona contiene los valores de prueba AA, 55, F0, 0F, FF y 00 en las posiciones restantes. La RAM síncrona recibe la dirección, el dato y las señales de control generadas por la FSM. Al finalizar la copia de ROM a RAM, se activa copy\_done y el sistema entra en lectura automática, recorriendo las direcciones de memoria para mostrar la dirección actual y el dato leído.

## Diagrama y estados de la máquina de estados

El comportamiento secuencial se resume así: Reset → S\_ROM\_ADDR → S\_ROM\_WAIT → S\_RAM\_WRITE → S\_NEXT\_COPY. Si aún faltan direcciones, el sistema vuelve a S\_ROM\_ADDR; si termina la copia, pasa a S\_RAM\_READ → S\_LATCH\_READ → S\_WAIT\_TICK y repite la lectura automática de la RAM.

| Estado       | Función                                                               |
|--------------|-----------------------------------------------------------------------|
| S_ROM_ADDR   | Carga la dirección que se leerá en la ROM.                            |
| S_ROM_WAIT   | Espera un ciclo porque la ROM es síncrona.                            |
| S_RAM_WRITE  | Activa wr_en y escribe en RAM el dato proveniente de la ROM.          |
| S_NEXT_COPY  | Incrementa la dirección o activa copy_done si terminó la copia.       |
| S_RAM_READ   | Activa rd_en para leer automáticamente la RAM.                        |
| S_LATCH_READ | Guarda el dato leído para mantenerlo estable.                         |
| S_WAIT_TICK  | Espera el pulso de temporización para pasar a la siguiente dirección. |

## Evidencia de simulación

La simulación se realizó en ModelSim-Altera mediante el testbench `tb_sistema_memorias_auto.vhd`. En las ondas se observa que la FSM recorre automáticamente las direcciones de copia, obtiene los datos de la ROM, activa la escritura en RAM y luego habilita la lectura automática. El mensaje “SIMULACION AUTOMATICA TERMINADA SIN ERRORES” confirma la validación del comportamiento esperado.




Figura 1. Simulación general del sistema automático ROM-RAM en ModelSim-Altera.




Figura 2. Señales principales: direcciones, datos ROM/RAM, control de escritura, lectura y temporización.

La Figura 2 muestra las señales principales del sistema automático durante la simulación en ModelSim-Altera. Se observa que, después del reset, la máquina de estados inicia el recorrido de las direcciones de memoria. Las señales internas `copy_addr_reg`, `rom_addr_s` y `ram_addr_s` evidencian el avance secuencial por las posiciones de memoria, mientras que `rom_data_s` muestra los datos leídos desde la ROM. La señal `ram_wr_s` se activa durante los ciclos de

escritura, indicando que los datos de la ROM son almacenados en la RAM. Posteriormente, la señal `copy\_done` confirma que la copia finalizó correctamente y el sistema pasa a la lectura automática de RAM. En esta etapa, `read\_addr\_reg` recorre las direcciones y `data\_out` presenta los datos recuperados para su visualización. Por tanto, la figura permite comprobar el funcionamiento automático de lectura ROM, escritura RAM y lectura posterior de RAM.

## Conclusión

La versión corregida cumple con el enfoque automático solicitado: el usuario solo reinicia el sistema y la FSM se encarga de leer la ROM, escribir la RAM y mostrar los datos leídos. La simulación valida la lectura desde ROM, escritura en RAM, lectura desde RAM y control secuencial del proceso.

## Referencias

- Terasic Technologies. (2012). DE0 user manual. Terasic.
- Universidad del Cauca. (s. f.). Microproyecto 2: Sistema con memorias ROM y RAM.
- Valencia, C. (s. f.-a). Test bench VHDL [Diapositivas de PowerPoint].
- Valencia, C. (s. f.-b). Diseño de circuitos con VHDL: Máquinas de estado [Diapositivas de PowerPoint].
- Valencia, C. (s. f.-c). Diseño de circuitos con VHDL: Memorias [Diapositivas de PowerPoint].