Příloha: Výstupní zpráva (Ukázka)


Jméno: Matúš Janek

Login: xjanek05

Architektura navrženého obvodu (na úrovni RTL) Schéma obvodu Schéma obvodu

Legenda:

Použité súčiastky: Final state machine, comparator, counter, counter2, demultiplexor, register



Popis funkce:

Na začiatku sa máme všetky signály nastavené na nula, Po spusteni CLK = 1 bude RST = 0, čakáme kým CLK = 24 a potom spustíme signál CNT_EN ktorý nám umožnuje zaznamenávať počet nástupných hrán CLK. Ak CNT = 16 , čiže počet nástupných hrán bol 16, tak nastavíme RECEIVE = 1. Vďaka comparatoru ktorý porovnáva vždy CNT s 16 zariadime to aby do vstupu na CNT2 sa vždy prešlo až kde bude CNT 16, čo nám zaistuje stred bitu. Výstup z CNT2 prenesieme do demultiplexoru ktorý už nám dané bity ukládá do registru, Ktorý má enable vstup DATA_VLD ktorý nám umožnuje zápis do tohoto registru. Po nastavení signálu RST = 1 v akokolvek okamžiku sa nám vyresetujú countre a na výstupe bude 0.

Návrh automatu (Finite State Machine)


Schéma automatu

Legenda:

Stavy automatu: Wait_Start, Wait_first, Reading, Stop_bit, valid

Vstupní signály: DIN, CNT, CNT2

Moorovy výstupy: RECIEVE, CNT EN, DATA VLD



Popis funkce:

Na začiatku sa nachádzame v stave Wait_Start, kde čakáme než dostaneme signál DIN = 1. Vďaka tomu sa presunieme do následujúceho stavu, nastavime CNT_EN = 1

V stave Wait_First budeme dovtedy, kým počítadlo CNT = 24 (11000), aby sme mohli prejsť do ďalšieho stavu pretože chceme vždy zaznamenávať stred preneseného bitu a dané počítadlo pracuje s 16x nasobnou rychlosťou + musíme počkat 8 taktov zo začiatku. Při prechode do stavu reading bude CNT_EN = 1 a RECIEVE = 1.

V stave Reading počítame kolko sme načítali bitov, čiže potrebujeme aby počítač cnt2 rovnal 8 (1000). V momente ak zaznamenáme že počet prenesených bitov sa rovná 8, tak signál recieve = 0,

V stave Stop_bit sa čaká než dostaneme signal DIN = 1, Zaroven musí byt CNT = 16. Ak dostaneme tieto signale tak sa presunieme do stavu Valid a nastavime signal DATA VLD = 1.

V stave Valid pozrieme si signal DIN = 1, ak ano tak prejdeme do Počiatočného stavu Wait First.

