САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

197376, Санкт-Петербург, ул. проф. Попова, 5.

Факультет компьютерных технологий и информатики

Кафедра вычислительной техники

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОМУ ПРОЕКТУ по дисциплине «УЗЛЫ И УСТРОЙСТВА ЭВМ»

«Четырехканальный генератор сигналов с заданными временными диаграммами»

Выполнил:	
Студент гр. 2891	
Преподаватель	

Санкт Петербург 2016

СОДЕРЖАНИЕ

1 ЗАДАНИЕ НА ПРОЕКТИРОВАНИЕ УЗЛА	3
2 ОПИСАНИЕ ПРЕДЛАГАЕМЫХ ВАРИАНТОВ РЕАЛИЗАЦИИ	УЗЛА 4
2.1 Схема на основе двоичного счетчика с ППЗУ	4
2.2 Схема на основе счетчика Джонсона	6
3 ОПИСАНИЕ ОСНОВНЫХ ЭЛЕМЕНТОВ БИБЛИОТЕКИ САПІ	QUARTUS II
НЕОБХОДИМЫХ ДЛЯ РЕАЛИЗАЦИИ ВАРИАНТОВ УЗЛА	8
4 ОПИСАНИЕ ПРОЦЕССА СИНТЕЗА И МОДЕЛИРОВАН	ИЯ РАБОТЫ
ПРЕДЛОЖЕННЫХ ВАРИАНТОВ СРЕДСТВАМИ САПР QUART	TUS II 10
4.1 Синтез и моделирование узла на основе двоичного счетчика	с ППЗУ 10
4.2 Синтез и моделирование узла на основе счетчика Джонсона	11
5 РАЗРАБОТКА ИНТЕРФЕЙСА СОПРЯЖЕНИЯ СХЕМЬ	ы узла с
ПРОЦЕССОРНОЙ СИСТЕМОЙ	14
6 ПОДРОБНОЕ ОПИСАНИЕ ФУНКЦИОНИРОВАНИЯ УЗЛА	16
7 ОПРЕДЕЛЕНИЕ ЧАСТОТЫ ГЕНЕРАТОРА ТАКТОВЫХ ИМП	УЛЬСОВ 17
ЗАКЛЮЧЕНИЕ ПО ПРОДЕЛАННОЙ РАБОТЕ	18
СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ	19

1 ЗАДАНИЕ НА ПРОЕКТИРОВАНИЕ УЗЛА

Вариант 3.2.

Разработать принципиальную электрическую схему генератора импульсов, формирующего на выходах 1, 2, 3, 4 сигналы, изображенные на временной диаграмме (рисунке 1.1). Временные интервалы на диаграммах заданы в микросекундах.




Рисунок 1.1. Временная диаграмма сигналов на выходе разрабатываемого устройства

Возможные варианты реализации: сочетание двоичного счетчика с ППЗУ; схема на основе распределителя тактов и сборок по ИЛИ; схема с получением искомых импульсов из сигналов счетчика Джонсона; схема на основе кольцевого соединения одновибраторов и др. Критерий выбора наилучшего варианта — минимум аппаратных затрат.

2 ОПИСАНИЕ ПРЕДЛАГАЕМЫХ ВАРИАНТОВ РЕАЛИЗАЦИИ УЗЛА

2.1 Схема на основе двоичного счетчика с ППЗУ

Для формирования выходных сигналов заданной формы, разобьем их на «кванты», соответствующие по длительности наибольшему общему делителю искомых интервалов. В данном случае таким наибольшим общим делителем будет значение длительности интервала в 0,05 микросекунд. Период выходных сигналов будет содержать 20 таких интервалов.

Схема на основе двоичного счетчика с ППЗУ предполагает, что каждому значению счетчика будет соответствовать один из таких интервалов. Значение, сформированное на выходе счетчика, будет рассматриваться как адрес слова в ППЗУ, содержащего 4 бита — по 1 на каждое значение соответствующего выходного сигнала в текущий интервал времени. Сигналы с выходов ППЗУ будут являться искомыми выходными сигналами.

Проектируемый узел работает циклично, один цикл равен периоду формируемых на выходе сигналов. При поступлении команды Стоп устройство заканчивает текущий цикл формирования выходных сигналов и останавливается. Это значит, что в узле должна быть также схема старт/стоп, обеспечивающая остановку генерации сигналов только в момент окончания рабочего цикла.

Таким образом, в основе узла будет лежать пятиразрядный двоичный счетчик с модулем 20 и ППЗУ с пятиразрядной адресацией, хранящее слова из 4 бит. Для получения заданных временных характеристик выходных сигналов, счетчик должен тактироваться сигналом с периодом в 0,05 микросекунд.

Функциональная схема данного узла приведена на рисунке 2.1.




Рисунок 2.1. Схема узла на основе двоичного счетчика с ППЗУ.

На вход узла подается сигнал Start при высоком уровне которого запускается генерация выходных сигналов. Низкий уровень данного сигнала запускает

остановку устройства. Входной сигнал ExtClock приходит от генератора тактовых импульсов необходимой частоты. Сигнал Reset приводит к установке схемы в исходное состояние.

На выходе схемы сигналы z0-z1 представляют формируемые сигналы согласно заданию. Сигнал Ready служит признаком готовности узла к выполнению новой команды. Подразумевается, что при низком уровне сигнала Ready уровень сигнала Start не должен меняться.

Наличие регистра на входе ППЗУ объясняется тем, что в ПЛИС Cyclone II, на которой будет реализовываться устройство, нет возможности реализовать асинхронное ППЗУ.

Данные для занесения в ППЗУ, необходимые для формирования заданных выходных сигналов приведены в таблице 2.1.

	Данные					
Адрес ячейки	D 0	D1	D2	D3		
0	1	1	0	1		
1	1	1	0	1		
2	1	0	0	1		
3	1	0	0	1		
4	1	0	0	0		
5	0	0	0	0		
6	0	0	0	0		
7	0	0	0	0		
8	0	0	1	0		
9	0	1	1	0		
10	0	1	1	0		
11	0	1	0	0		
12	0	1	0	0		
13	0	1	0	0		
14	0	1	0	0		
15	0	1	0	0		
16	0	1	0	1		
17	0	1	0	1		
18	0	1	0	1		
19	0	1	0	1		

Таблица 2.1. Данные ППЗУ.

2.2 Схема на основе счетчика Джонсона

В данном варианте реализации узла, выходные последовательности формируются на основе значений регистров счетчика Джонсона. Также, как и в первом варианте узла, выходные сигналы разбиваются на «кванты». Учитывая, что в одном периоде выходных сигналов содержится 20 таких «квантов», в основе узла будет лежать десятиразрядный счетчик Джонсона.

Рассмотрим значения регистров счетчика Джонсона в сравнении с необходимыми уровнями выходных сигналов (рисунок 2.2).




Рисунок 2.2. Значения регистров счетчика Джонсона.

Нетрудно видеть, что сигнал z0 будет соответствовать логическому выра-

ровать функциональную схему узла (рисунок 2.3).




Рисунок 2.3. Схема узла на основе счетчика Джонсона.

Схема запуска/остановки генерации сигналов сходна с соответствующей частью схемы пункта 2.1. Остановка счетчика возможна только в заданный момент при генерации сигнала StopAddr.

На выходе логической подсхемы, генерирующей заданные выходные последовательности, установлен буферный элемент, переводящий выходы узла в третье состояние при остановке работы устройства.

3 ОПИСАНИЕ ОСНОВНЫХ ЭЛЕМЕНТОВ БИБЛИОТЕКИ САПР QUARTUS II НЕОБХОДИМЫХ ДЛЯ РЕАЛИЗАЦИИ ВАРИАНТОВ УЗЛА

Для реализации различных вариантов узла в CAПР QUARUS II, помимо логических примитивов, которые не нуждаются в особом описании, использованы элементы библиотеки, которые будут описаны ниже.

В подсхемах запуска/останова обоих вариантов узла используется примитив TFFE, представляющий из себя синхронный Т триггер с динамическим управлением (рисунок 3.1).




Рисунок 3.1. Примитив TFFE.

Данный примитив обладает асинхронными инверсными входами сброса и установки (CLRN, PRN), асинхронным входом разрешения переключения (ENA), входом тактирующего сигнала, входом данных (T) и выходом состояния триггера (Q).

Для реализации двоичного счетчика по модулю 20 в первом варианте узла используется мегафункция lpm counter (рисунок 3.2).




Рисунок 3.2. Мегафункция lpm counter.

В мастере настроек данной мегафункции было указано 5 разрядов счетчика, соответствующих выходам q[4..0], также был указан требуемый модуль работы счетчика (20). Кроме этого, в мегафункции задействован вход для тактирующего сигнала (clock) и вход асинхронного сброса (aclr).

Для реализации ППЗУ в первом варианте узла была использована мегафункция lpm rom (рисунок 3.3).




Рисунок 3.3. Мегафункция lpm rom.

В данной мегафункции была задействована выходная четырехразрядная шина данных (q[]), входная пятиразрядная шина адреса (address[]), вход для синхронизирующего сигнала адресных регистров (inclock) и вход для разрешения выдачи выходных сигналов (memenab). Синхронизация регистров адреса в мегафункции понадобилась в виду того, что на выбранной для реализации узла ПЛИС CYCLONE II невозможно реализовать асинхронное ППЗУ.

Для реализации счетчика Джонсона, во втором варианте узла, был использован сдвиговый десятиразрядный регистр представленный мегафункцией lpm shiftreg (рисунок 3.4).




Рисунок 3.4. Мегафункция lpm_shiftreg.

В данной мегафункции были задействованы выход состояния 10 разрядов регистра (q[9..0]), выход выталкиваемого значения при сдвиге (shiftout), вход тактирующего сигнала (clock), вход синхронного последовательного ввода (shiftin) и вход асинхронной установки всех разрядов регистра (asset).

4 ОПИСАНИЕ ПРОЦЕССА СИНТЕЗА И МОДЕЛИРОВАНИЯ РАБОТЫ ПРЕДЛОЖЕННЫХ ВАРИАНТОВ СРЕДСТВАМИ CAПP QUARTUS II

4.1 Синтез и моделирование узла на основе двоичного счетчика с ППЗУ

Основываясь на схеме (рисунок 2.1) и примитивах, описанных в предыдущем разделе, узел был синтезирован в САПР QUARTUS II (Рисунок 4.1).




Рисунок 4.1. Реализация первого варианта узла в САПР QUARTUS II.

Мегафункция lpm_rom, с помощью которой реализовано ППЗУ, нуждается в специальном файле, непосредственно задающем содержимое памяти. Данный файл представлен на рисунке 4.2.

Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCII
0	1101	1101	1001	1001	1000	0000	0000	0000	
8	0010	0110	0100	0100	0100	0100	0100	0100	
16	0101	0101	0101	0101					

Рисунок 4.2. Данные ППЗУ.

Описание функционирования данного узла дано в разделе 2.1. Стоит отметить, что в узле добавлен выходной сигнал Started, служащий как отладочным целям, так и для большей наглядности логики работы узла на временной диаграмме. Данный сигнал служит признаком генерации выходных последовательностей.

Результаты компиляции схемы узла представлены на рисунке 4.3.

Flow Status	Successful - Mon May 30 12:41:27 2016
Quartus II 64-Bit Version	12.1 Build 177 11/07/2012 SJ Web Edition
Revision Name	CourseROM
Top-level Entity Name	CourseROM
Family	Cyclone II
Device	EP2C5Q208C8
Timing Models	Final
Total logic elements	13 / 4,608 (< 1 %)
Total combinational functions	13 / 4,608 (< 1 %)
Dedicated logic registers	6 / 4,608 (< 1 %)
Total registers	6
Total pins	9 / 142 (6 %)
Total virtual pins	0
Total memory bits	80 / 119,808 (< 1 %)
Embedded Multiplier 9-bit elements	0 / 26 (0 %)
Total PLLs	0/2(0%)

Рисунок 4.3. Результаты компиляции схемы узла на основе двоичного счетчика $c \Pi\Pi 3V$.

После компиляции схемы узла, было проведено временное моделирование его работы. Соответствующие результаты представлены на рисунке 4.4.




Рисунок 4.4. Временная диаграмма моделирования работы узла на основе двоичного счетчика с ППЗУ.

Моделирование начинается с подачи сигнала Reset, который приводит схему в исходное состояние. После чего подается сигнал Start, запускающий генерацию выходных сигналов z[0..3]. Переход сигнала Start в низкий уровень соответствует команде остановки узла, после этого, схема заканчивает текущий цикл генерации выходных сигналов и останавливается. С момента поступления сигнала Start и до начала генерации выходных сигналов, а также с момента сброса сигнала Start и до окончания генерации выходных сигналов, сигнал Readу переходит в низкий уровень, сигнализируя о неготовности устройства к исполнению новых команд.

Как видно из временной диаграммы, выходные сигналы в точности соответствуют необходимым по заданию работы.

4.2 Синтез и моделирование узла на основе счетчика Джонсона

Основываясь на схеме (рисунок 2.3) и примитивах, описанных в разделе 3, узел был синтезирован в CAПР QUARTUS II (Рисунок 4.5).




Рисунок 4.5. Реализация второго варианта узла в CAПР QUARTUS II.

Описание функционирования данного узла дано в разделе 2.2. Результат компиляции данной схемы представлен на рисунке 4.6.

Flow Status	Successful - Mon May 30 13:30:48 2016
Quartus II 64-Bit Version	12.1 Build 177 11/07/2012 SJ Web Edition
Revision Name	CourseJCounter
Top-level Entity Name	CourseJCounter
Family	Cyclone II
Device	EP2C5Q208C8
Timing Models	Final
Total logic elements	17 / 4,608 (< 1 %)
Total combinational functions	10 / 4,608 (< 1 %)
Dedicated logic registers	11 / 4,608 (< 1 %)
Total registers	11
Total pins	9 / 142 (6 %)
Total virtual pins	0
Total memory bits	0 / 119,808 (0 %)
Embedded Multiplier 9-bit elements	0 / 26 (0 %)
Total PLLs	0/2(0%)

Рисунок 4.6.Результаты компиляции схемы узла на основе счетчика Джонсона.

После компиляции схемы узла, было проведено временное моделирование его работы. Соответствующие результаты представлены на рисунке 4.7.




Рисунок 4.7. Временная диаграмма моделирования работы узла на основе счетчика Джонсона.

Как видно из результатов моделирования, данная схема также формирует заданные выходные сигналы и ее поведение соответствует поведению схемы из раздела 4.1.

Стоит отметить, что для реализации узла на основе счетчика Джонсона было задействовано большее количество логических элементов ПЛИС, чем для варианта на основе двоичного счетчика с ППЗУ. Однако, в данном варианте, не было задействовано 80 бит встроенной памяти ПЛИС, как в варианте с ППЗУ, поэтому вариант на основе счетчика Джонсона выглядит предпочтительней с точки зрения минимума аппаратных затрат.

5 РАЗРАБОТКА ИНТЕРФЕЙСА СОПРЯЖЕНИЯ СХЕМЫ УЗЛА С ПРО-ЦЕССОРНОЙ СИСТЕМОЙ

Сопряжение схемы узла с процессорной системой происходит посредством шины Microbus. Для работы схемы используются следующие сигналы шины: $\overline{10R}$ — сигнал чтения ΠC статуса устройства с шины данных; $\overline{10W}$ — сигнал подачи ΠC очередной команды на шину данных; Clock — тактирующий сигнал шины; Reset — сигнал сброса устройства в исходное состояние; Ready — сигнал подаваемый на шину устройством при готовности к обмену данными с ΠC . Кроме того, используется 0-й бит 8 разрядной шины данных для передачи команды от ΠC (1-старт, 0 - стоп) и передачи статуса устройства в ΠC (0- остановлено, 1 - работает). Для выбора режима передачи команды в устройство, ΠC выставляет на младшие 8 разрядов шины адреса значение 0x80. Для получения статуса устройства на шину адреса выставляется значение 0x81.

Для хранения текущей команды в схеме сопряжения используется D-триггер (0 - стоп, 1 - старт). Второй D-триггер используется для хранения статуса устройства (0 - остановлено, 1 - запущено). Подключение того или иного триггера к шине данных интерфейса производится с помощью логической схемы селектора адреса.

Управление узлом генерации выходных сигналов осуществляется подачей на него значения текущей команды соответствующего D-триггера (сигнал Start), а также подачей сигнала Reset с шины. Кроме того, на узел подается тактирующая последовательность с внешнего генератора. Выходные сигналы узла z[0..3] подаются на выход устройства, а выходной сигнал узла — Ready передается на шину для информирования ПС о готовности к приему команд.

Функциональная схема интерфейса сопряжения представлена на рисунке 5.1.



Рисунок 5.1. Функциональная схема интерфейса сопряжения схемы узла с ПС.

В данной схеме стоит отметить, что выход D-триггера, хранящего статус устройства, соединен с шиной данных через буферный элемент с третьим состоянием. Подключение выхода триггера к шине происходит только при выставлении ПС соответствующего адреса на адресную шину и передачи управляющего сигнала \overline{IOR} .

Схема синтеза данного узла в CAПР QUARTUS II представлена на рисунке 5.2.




Рисунок 5.2. Схема интерфейса сопряжения с ПС в QUARTUS II.

6 ПОДРОБНОЕ ОПИСАНИЕ ФУНКЦИОНИРОВАНИЯ УЗЛА

Результат моделирования работы проектируемого узла представлен на временной диаграмме (рисунок 6.1).




Рисунок 6.1. Временная диаграмма работы узла.

В начале работы узла, на шине выставляется сигнал Reset. Далее ПС подает команду на запуск устройства, для этого на адресной шине выставляется значение 0x80, на шине данных выставляется бит в нулевом разряде (команда Старт) и подается команда $\overline{\text{IOW}}$. Устройство, получив признак смена команды, сбрасывает флаг Ready и запускает генерацию выходных сигналов (z[]), при этом флаг Ready опять устанавливается.

Далее ПС считывает статус устройства, для этого на адресной шине выставляется значение 0x81 и подается управляющий сигнал $\overline{10R}$. При получении данной команды, устройство подсоединяет выход триггера статуса к нулевому биту шины данных (сигнал Data0~result).

Далее ПС подает команду остановки генерации выходных сигналов выставляя на адресной шине 0x80, сбрасывая нулевой бит шины данных (команда стоп) и подавая управляющий сигнал 10W. Получив данную команду, устройство сбрасывает флаг готовности Ready и продолжает генерацию выходных сигналов до окончания цикла, после чего останавливается и устанавливает флаг Ready в высокий уровень.

7 ОПРЕДЕЛЕНИЕ ЧАСТОТЫ ГЕНЕРАТОРА ТАКТОВЫХ ИМПУЛЬСОВ

Для обеспечения заданных временных характеристик генерируемых последовательностей, период генерируемых сигналов должен составлять 0,05 мкс.

Выбор технической реализации генератора тактовых импульсов зависит от целого ряда факторов. Определяющим фактором является требуемая стабильность частоты выходных импульсов.

Наибольшую стабильность обеспечивают схемы, содержащие в своем составе кварцевые резонаторы. Промышленностью выпускается достаточно обширный круг таких ИС. Основной недостаток этих схем — достаточно высокая стоимость (несколько долларов).

При допустимой нестабильности частоты порядка единиц процентов применяют простые кольцевые генераторы или RC-генераторы, с времязадающими элементами в виде цепочек, содержащих конденсаторы и резисторы.

В схеме (рисунок 7.1) времязадающая цепочка RC определяет частоту выходных импульсов, равную приблизительно 0,53/RC при скважности около 0,6. Для стандартных элементов ТТЛ вследствие значительных входных токов сопротивление R должно быть малым. Рекомендуется выбирать его в пределах 200...400 Ом. Резистор R' в схемах на элементах ТТЛ не требуется.




Рисунок 7.1. Схема генератора тактовых импульсов.

При выборе резистора номиналом в 270 Ом, номинал сопротивления будет составлять $C = \frac{0,53}{fR} \approx 100 \ \text{п}\Phi$.


Полная принципиальная схема разработанного устройства с перечнем элементов представлена в приложении к пояснительной записке.


ЗАКЛЮЧЕНИЕ ПО ПРОДЕЛАННОЙ РАБОТЕ

В процессе выполнения курсовой работы был разработан четырехканальный генератор сигналов с заданными временными диаграммами. Для данного устройства было разработано два варианта узла генерации сигналов: на основе двоичного счетчика с ППЗУ и на основе счетчика Джонсона. Устройство было синтезировано в САПР QUARTUS II, после чего, было произведено временное моделирование для подтверждения правильности его работы. Кроме того, был разработан необходимый для работы устройства генератор тактовых импульсов и составлена полная принципиальная схема устройства с учетом реализации на ПЛИС Cyclone II.

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

- 1. Угрюмов Е.П. Цифровая схемотехника: учеб. пособие для вузов.— БХВ-Петербург, 1-е изд. 2000 г., 2-е изд. 2006 г., 3-е изд. 2010 г.— 797 с.
- 2. Комолов Д.А., Мяльк Р.А., Зобенко А.А., Филиппов А.С. Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II.Краткое описание и самоучитель.— М.: ИП РадиоСофт, 2002 352 с.
- 3. Артамонов А.Б., Смирнов А.М. Интерфейсные БИС микропроцессор-ных комплектов: учеб. пособие./ЛЭТИ.— Л.,1990.
- 4. www.altera.com/literature/catalogs/lpm.pdf (Справочник по элементам LPM).





	Формат	Зона	Паз.	L	<i>Пбозна</i>	'4 <i>2H</i> 0	UP		Наименован	HUE	Кол.	Приме- чание
į.	5								Конденсат	оры Пры		
וויויויויוי				<i>C5</i>				K50-20	 Р-10мкФ-6.3B +50%20%	•	1	
יבותם.				<i>[6</i>							1	
7				<i>[1[4</i>				KM-5a-		OXO.460.161TY	4	
				C7C10				KM-5a-	H90-0.1mkΦ +80%20%	S OXO.460.161TY	4	
<u> </u>				<i>C11</i>				K10-17	5-M47-100nΦ +5%5%	ОЖО.460.107ТУ	1	
									<i>Индцктивно</i>			
Š								LQH43			1	
רושקור)									<u>Микросхемы</u>			
				D4				K 15.			1	Инверто
				<i>D3</i>				Lyci	lone II EP2C5	Q208C8	1	ПЛИС
<u> </u>				D2				ADF	73338AKC-3.3)	1	Регулятор напряжен
				D1				ADF	P2108-AUJZ-	1.2	1	Преобразовате
									<u>Резистор</u>	<u>Ы</u>		
מכוני				<i>R1</i>				[2	23-0.125 мВті	–270 Om	1	
10011									<u>Разъемы</u>	/		
040%				X1				PLD-40 (L	DS1021-2x20I, Вилка штыревая .	2.54мм 2х20 прямая	1	
5												
C												
:												
Š												
3												
	\dashv											
ב ב												
	\mathbb{H}		I		<u></u>							<u> </u>
20,	Изм.	Ли		№ докцм.	Подп. Д	Дата		/13	TU.XXXXX	(X.00 .	33	
		рад	<u> [</u>	ысоев В.Б. Торохов А.В.						_	Лист	/lucmot
				ισρυλύυ Π.υ.				IPHL	элементов		7 74	<i>"/13TN"</i>
į	Н.К. Ута	ОНП) В	Д.				י יבף י			7	D. 20	