Практическая работа 1. ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННОГО УЗЛА НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ.

Цель занятия — освоение методики проектирования комбинационного узла на логических элементах, получение практических навыков в оформлении функциональной электрической схемы.

Краткие теоретические сведения

Комбинационная схема (КС) — это схема, сигнал на выходе которой определяется только комбинацией сигналов на ее входах. КС строится на базе логических (переключательных) элементов.

Проектирование комбинационной схемы предполагает представление реализуемых ею функций в виде суперпозиции функций, реализуемых некоторым заранее заданным набором логических элементов. В простейшем случае элементами такого набора являются простые логические элементы: НЕ, И, ИЛИ, ИЛИ-НЕ, И-НЕ и т.д.

Если используемая система логических функций обладает полнотой, задача представления КС в виде суперпозиции соответствующих базисных логических элементов всегда имеет решение. При этом, КС, представленная оптимально с точки зрения одного критерия, при переходе к другому базисному набору не обязательно будет оптимальна по этому же критерию.

В качестве критериев могут рассматриваться, например, временных характеристики схемы, соблюдение нагрузочных характеристик, уровень сложности и другие.

Такими критериями могут являться суммарное число входов всех логических элементов схемы (критерий Квайна), минимизация площади кристалла, общее число всех выводов корпусов интегральных микросхем при реализации устройств на печатных платах.

Проектирование комбинационных схем предполагает выполнение следующих действий.

- 1. Построение таблицы истинности реализуемой функции, определяющей зависимость состояний выходных сигналов от входных.
 - 2. Запись булевского уравнения, соответствующего таблице истинности.

- 3. Минимизация булевского уравнения, обеспечивающая уменьшение количества логических операций и вхождений аргументов в булевские выражения.
- 4. Покрытие полученного уравнения функциями элементов используемого логического базиса с учетом нагрузочных соотношений.
- 5. Разработку схем представление спроектированного устройства в графической форме, содержащей имена входных и выходных сигналов, условные графические изображения (УГО) использованных элементов и отображение их связей.

Порядок выполнения этапов 1-4 рассмотрен в [Методических указаниях к лабораторным работам].

Рассмотрим основные действия при выполнении этапа 5.

В зависимости от назначения выделяют схемы следующих типов:

- 1. Структурная схема (Э1) определяет основные функциональные части изделия, их назначение и взаимосвязи. Структурную схему разрабатывают на начальном этапе проектирования и используют для общего ознакомления с устройством.
- 2. Функциональная схема (Э2) раскрывает особенности функционирования устройства, позволяет представить процессы, протекающие в отдельных цепях и в устройстве в целом. Функциональная схема используется при изучении принципов работы устройства, а также при наладке, регулировке, контроле и ремонте.
- 3. Принципиальная (полная) схема (ЭЗ) определяет полный состав элементов и связей между ними и дает детальное представление о принципах работы изделия. Принципиальная схема является основой для разработки других конструкторских документов, используется для изучения принципов работы изделия, а также при их наладке, контроле и ремонте.

На схеме должны быть изображены основные (на принципиальных схемах все) функциональные части проектируемого устройства, информационные связи между ними, а также обеспечивающие функционирование изделия управляющие сигналы и условия.

Основные правила выполнения функциональных схем

Схемы выполняются без соблюдения масштаба. УГО элементов и линии, отражающие связи между ними, следует располагать так, чтобы обеспечить наилучшее представление о структуре изделия и взаимодействия его частей.

При выполнении схем применяют следующие графические обозначения: УГО, установленные в стандартах ЕСКД, а также построенные на их основе; упрощенные внешние очертания; прямоугольники. УГО элементов изображают в размерах, установленных стандартами ЕСКД. Размеры условных графических обозначений, а также толщины их линий должны быть одинаковыми на всех схемах для данного изделия. Графические обозначения на схемах следует выполнять линиями той же толщины что и линии связи. УГО элементов изображают на схеме в положении, в котором они приведены в соответствующих стандартах, или повернутыми на угол 90°, если в соответствующих стандартах отсутствуют специальные указания. Допускается все обозначения пропорционально увеличивать при вписывании в них поясняющих знаков или уменьшать, при этом расстояние (просвет) между двумя соседними линиями УГО должно быть не менее 1,0 мм.

Линии связи выполняют комбинацией горизонтальных и вертикальных отрезков с наименьшим количеством изломов и пересечений, толщина линий связи может быть от 0,2 до 1,0 мм (на одной схеме следует использовать не более трех типов линий по толщине), расстояние между соседними параллельными линиями связи — не менее 3,0 мм, расстояние между отдельными условными графическими обозначениями должно быть не менее 2,0 мм.

Элементы, устройства, функциональные группы, цепи, изображенные на схеме, могут иметь буквенные, буквенно-цифровые или цифровые обозначения

Схемы с большим числом элементов, как правило, должны сопровождаться перечнем элементов, выполненным на отдельных листах, с обязательным заполнением граф позиционного обозначения, типа элемента, количества и основной надписи (штампа) по ГОСТ 2.104-2006.

Общие требования по выполнению электрических схем на изделия вычислительной техники содержат стандарты: ГОСТ 2.701, СТ СЭВ 158, ГОСТ 2.702, ГОСТ 2.708, ГОСТ 2.743.

Задание на работу

Выполнить проектирование комбинационной схемы, реализующую функцию от четырех переменных, заданную набором входных данных, на которых она принимает единичные значения: составить таблицу истинности функции, выполнить минимизацию функции с использованием карт Карно или метода Квайна — Мак-Класки, основанного на применении операций

склеивания и поглощений. Проектирование осуществляется в базисе, заданном перечнем используемых микросхем.

Подготовить схему электрическую функциональную для разработанного устройства.

Содержание отчета

Отчет должен быть оформлен в соответствии с требованиями и содержать следующую информацию.

- 1. Описание процесса синтеза логической схемы.
- 2. Функциональную схему, оформленную в соответствии с ГОСТ.

Варианты заданий

Варианты заданий приведены в таблице 1, где указаны десятичные значения векторов входных переменных (x_4, x_3, x_2, x_1) , на которых переключательная функция $y(x_4, x_3, x_2, x_1)$ равна логической «1». На других входных наборах функция равна логическому «0».

№	Функция	ИС		Функция
		Оте-	Им-	
		честв.	портн.	
1	0, 1, 2, 4, 10, 11, 14	ЛА3	7400	4×2И-НЕ
2	1, 3, 4, 9, 10, 13, 14	ЛЕ1	7402	4×2ИЛИ-НЕ
3	2, 3, 5, 6, 10, 12, 14	ЛА8	7401	4×2И-НЕ с открытым коллектором
4	0, 1, 6, 7, 11, 14, 15	ЛА9	7403	4×2И-НЕ с открытым коллектором
5	1, 2, 3, 6, 8, 9, 10, 11	ЛА4	7410	3×3И-НЕ
6	2, 4, 5, 8, 9, 11, 14, 15	ЛА10	7412	3×3И-НЕ с открытым коллектором
7	0, 2, 4, 5, 6, 7, 9, 10	ЛЕ4	7427	3×3ИЛИ-НЕ
8	1, 2, 4, 7, 9, 12, 13	ЛА11	7426	4×2И-НЕ с открытым коллектором
9	2, 5, 6, 7, 8, 12, 13, 14	ЛА3	7400	4×2И-НЕ
10	0, 3, 4, 5, 6, 7, 10, 14	ЛЕ1	7402	4×2ИЛИ-НЕ
11	1, 3, 5, 7, 8, 12, 13, 15	ЛА8	7401	4×2И-НЕ с открытым коллектором
12	2, 6, 9, 10, 11, 12, 13	ЛА9	7403	4×2И-НЕ с открытым коллектором
13	1, 4, 5, 8, 10, 13, 14, 15	ЛА4	7410	3×3И-НЕ
14	2, 3, 4, 6, 12, 13, 14, 15	ЛА10	7412	3×3И-НЕ с открытым коллектором
15	0, 4, 5, 8, 10, 11, 14, 15	ЛЕ4	7427	3×3ИЛИ-НЕ

Пример проектирования функции у(x_4 , x_3 , x_2 , x_1), принимающей значение логической «1» на следующих наборах входных данных: 0, 1, 2, 4, 5, 6, 7, 11, 12, 14. Реализация предполагает использование микросхемы ЛА10 (импортный аналог 7412) 3×3 И-НЕ с открытым коллектором.

Практическая работа 2. ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННОГО УЗЛА НА ОСНОВЕ ДЕШИФРАТОРА ИЛИ МУЛЬТИПЛЕКСОРА

Цель занятия — освоение методики проектирования комбинационного узла на основе дешифратора или мультиплексора, получение практических навыков в оформлении функциональной и принципиальной электрических схем.

Краткие теоретические сведения

Дешифратор с прямыми выходами формирует на своих выходах полную систему конъюнктивных термов от аргументов, подаваемых на информационные входы. Дополнив схему элементом ИЛИ, соединенным с выходами дешифратора, соответствующими конституентам «1», можно получить комбинационный узел, реализующий переключательную функцию в совершенной дизъюнктивной нормальной форме.

Если переключательная функция имеет меньше нулевых значений, чем единичных, то выгоднее использовать дополнительный элемент ИЛИ-НЕ, на входах которого собирают сигналы с выходов дешифратора, соответствующих конституентам «0».

Если использован дешифратор с инверсными выходами, то во втором каскаде комбинационного узла сигналы собирают на элементе И-НЕ или на элементе И. Если заданная функция имеет меньше единичных значений, то применяют элемент И-НЕ, на который подают инверсные сигналы конституент «1». Если переключательная функция имеет меньше нулевых значений, то используют элемент И и передают на него инверсные сигналы конституент «0».

Мультиплексор соединяет логически со своим выходом у тот информационный вход d_i , номер і которого задан кодом на входах настройки X. Мультиплексор реализует переключательную функцию

$$y = \bigvee_{i=0}^{i=r} d_i \& k_i$$
 (1)

где k_i — конституента «1» для i-го набора настроечных переменных d_1, d_2, \dots, d_n ;

 $r = 2^{n} - 1$ — максимальное значение индекса i.

Если на входы d_i мультиплексора подавать константы «0» и «1» в соответствии со значениями заданной переключательной функции y, то выражение (1) становится совершенной дизьюнктивной нормальной формой функции y от аргументов $x_1, x_2, ..., x_n$. Получающаяся комбинационная схема имеет структуру «константа – мультиплексор».

Более экономичной по затратам оборудования является структура «функция — мультиплексор». В этой структуре на входы настройки мультиплексора подают только часть входных переменных x_1, x_2, \dots, x_n , а из остальных формируют промежуточные переменные.

Декомпозицию функции у выполняют либо аналитически, пользуясь разложением по Шеннону, либо графически на картах Карно, либо таблично путем перестановки и соединения строк исходной таблицы.

Аналитические преобразования основаны на разложении функции по Шеннону:

$$y(x_0...,x_i,...x_n) = \overline{x_i} & y(x_0...,0,...x_n) V x_i & y(x_0...,1,...x_n)$$

Функция разлагается по тем аргументам x_i , которые предполагается подать на настроечные входы мультиплексора. Подфункции — множители реализуются отдельно и подаются на информационные входы мультиплексора.

Выделение подфункций по карте Карно дает лучшие результаты, так как вследствие обозримости всей функции удается найти группировку аргументов, которая максимально упрощает схему каскада «функция».

Основные правила выполнения принципиальных схем

Все элементы на схемах изображаются условными графическими обозначениями, начертание и размеры которых установлены в стандартах ЕСКД (ГОСТ 2.721-74 ... ГОСТ 2.796-81). В схемах, насыщенных условными графическими обозначениями, допускается все обозначения пропорционально уменьшать или увеличивать, при этом расстояние (просвет) между двумя соседними линиями условного графического обозначения должно быть не менее 1,0 мм. Графические обозначения выполняют линиями той же толщины, что и линии связи (рекомендуемая толщина линий от 0,3 до 0,4 мм.). Размеры условных графических обозначений, а также толщина их линий должны быть одинаковыми на всех схемах данного изделия (установки). Если в условных графических обозначениях имеются утолщенные линии, то их выполняют толще линии связи в два раза. Расстояние между отдельными условными гра-

фическими обозначениями должно быть не менее 2,0 мм. В разделе 5.2 приведены сведения из стандартов на условные графические обозначения в электрических схемах. Изображения элементов вычерчиваются на схемах в положении, установленном соответствующим стандартом, либо повернутыми на угол, кратный 90°, по отношению к этому положению. В отдельных случаях допускается условные графические обозначения поворачивать на угол, кратный 45°, или изображать зеркально развернутыми. Условные графические обозначения, содержащие буквенные, цифровые или буквенно-цифровые обозначения, можно поворачивать против часовой стрелки только на угол 90° или 45°.

Электрическому элементу и устройству, изображенному на схеме, должно быть присвоено буквенно-цифровое позиционное обозначение по ГОСТ 2.710- 81, которое записывается без разделительных знаков и пробелов. Каждое позиционное обозначение состоит из буквенного кода элемента (например, С, R) и порядкового номера элемента, начиная с единицы (арабские цифры) и в пределах группы элементов с одним буквенным кодом, например, С1, С2, ..., С15 и.т.д., R1,R2, ...,R10 ит.д. Позиционные обозначения выполняют шрифтом №3,5 или №5 (высота букв и цифр в одном обозначении должна быть одинаковой) и наносят на схеме справа от условного графического изображения или над ним. Для установления единого порядка обозначений в соответствии с требованиями международных стандартов в позиционном обозначении элемента применяются прописные буквы латинского алфавита. Порядковые номера присваиваются согласно последовательности расположения элементов на схеме в целом — сверху вниз в направлении слева направо.

Каждая схема должна быть снабжена перечнем элементов, представляющим собой таблицу. Перечень помещают на первом листе схемы над основной надписью на расстоянии не менее 12 мм или выполняют в виде самостоятельного документа.

В графах перечня указывают следующие данные:

«Поз. обозначение» — позиционное обозначение элемента. Таблицу заполняют по группам в алфавитном порядке буквенных позиционных обозначений (латинский алфавит). Элементы одного типа с одинаковыми электрическими параметрами, имеющие на схеме последовательные порядковые номера, допускается записывать в одну строку, указывая только обозначения с наименьшим и наибольшим порядковыми номерами «Наименование» – наименование элемента схемы. При записи элементов, имеющих одинаковые буквенные коды, допускается не повторять наименования элементов, а записывать эти наименования в виде заголовка.

«Кол.» – количество одинаковых элементов.

«Примечание» — при необходимости приводятся технические данные элемента, не содержащиеся в его наименовании.

Задание на работу

Выполнить проектирование комбинационной схемы, реализующую функцию от четырех переменных, заданную набором входных данных (табл. Практики 1), на которых она принимает единичные значения: составить таблицу истинности функции, выполнить минимизацию функции с использованием карт Карно или метода Квайна — Мак-Класки, основанного на применении операций склеивания и поглощений. Проектирование осуществляется в базисе, заданном перечнем используемых микросхем.

Подготовить схему электрическую функциональную для разработанного устройства.

Содержание отчета

Отчет должен быть оформлен в соответствии с требованиями и содержать следующую информацию.

- 1. Описание процесса синтеза схемы.
- 2. Электрическую функциональную схему, оформленную в соответствии с ГОСТ.
- 3. Электрическую принципиальную схему, оформленную в соответствии с ГОСТ.

Варианты заданий

Варианты заданий приведены в таблице 1, где указаны десятичные значения векторов входных переменных (x_4, x_3, x_2, x_1) , на которых переключательная функция $y(x_4, x_3, x_2, x_1)$ равна логической «1». На других входных наборах функция равна логическому «0».

№	Функция	ИС	C	Функция
		Отечеств.	Им-	
			портн.	
1	0, 1, 2, 4, 10, 11, 14	1533ЛА3	7400	4×2И-НЕ
		1533ИД14	74139	2 дешифратора / демультиплексора 2 в 4
2	1, 3, 4, 9, 10, 13, 14	1533КП5	74152	8х1 мультиплексор
3	2, 3, 5, 6, 10, 12, 14	1533ЛА8	7402	4×2ИЛИ-НЕ
		1533ИД7	74138	дешифратор / демультиплексор 3 в 8
4	0, 1, 6, 7, 11, 14, 15	1533ЛА9	7403	4×2И-НЕ
		155КП2	74153	сдвоенный 4х1 мультиплексор
5	1, 2, 3, 6, 8, 9, 10, 11	1533ЛА4	7410	3×3И-НЕ
		1533КП2	74153	сдвоенный 4х1 мультиплексор
6	2, 4, 5, 8, 9, 11, 14, 15 0, 2, 4, 5, 6, 7, 9, 10	1533КП5	74152	8х1 мультиплексор
7	0, 2, 4, 5, 6, 7, 9, 10	1533ЛА3	7400	4×2И-НЕ
		1533КП7	74151	8х1 мультиплексор
8	1, 2, 4, 7, 9, 12, 13	1533ЛА3	7400	4×2И-НЕ
		1533ИД14	74139	2 дешифратора / демультиплексора 2 в 4
9	2, 5, 6, 7, 8, 12, 13, 14	1533КП5	74152	8х1 мультиплексор
10	0, 3, 4, 5, 6, 7, 10, 14	1533ЛА8	7402	4×2ИЛИ-НЕ
		1533ИД7	74138	дешифратор / демультиплексор 3 в 8
11	1, 3, 5, 7, 8, 12, 13, 15	1533ЛА9	7403	4×2И-НЕ
		155КП2	74153	сдвоенный 4х1 мультиплексор
12	2, 6, 9, 10, 11, 12, 13	1533ЛА4	7410	3×3И-НЕ
		1533КП2	74153	сдвоенный 4х1 мультиплексор
13	1, 4, 5, 8, 10, 13, 14, 15	1533КП5	74152	8х1 мультиплексор
14	2, 3, 4, 6, 12, 13, 14, 15	1533ЛА3	7400	4×2И-НЕ
		1533КП7	74151	8х1 мультиплексор
15	0, 4, 5, 8, 10, 11, 14, 15	1533КП5	74152	8х1 мультиплексор

Описание указанных микросхем приведены в Приложении 1.

На рис. 1 приведен пример схемы электрической функциональной устройства, реализующего переключательную функцию, приведенную в таблице.

При реализации схемы использован способ «мультиплексор – константа». Выбранные мультиплексоры имеют 4 информационных входа, поэтому возникла необходимость наращивания разрядности путем двухступенчатого мультиплексирования.

X 2	\mathbf{x}_1	X ₀	f
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1




Рисунок 1 Схема электрическая функциональная


Реализуем спроектированное устройство на базе микросхемы К155КП2 (зарубежный аналог – SN74153N, SN74153J). Микросхема представляет собой сдвоенный селектор-мультиплексор 4–1 с общими входами выбора дан-

ных и раздельными входами стробирования. При высоком уровне напряжения на входе стробирования V соответствующий выход A/D устанавливается в состояние низкого уровня напряжения, в ином случае на выход приходит информация от выбранного входами S1, S2 информационного входа A/D0-A/D3.

	Входы									
S1	S2	0	1	2	3	٧				
Χ	Χ	Х	Χ	Χ	Χ	Η	┙			
L	L	L	Χ	Χ	Χ	Ш	┙			
L	L	Н	Х	Χ	Χ	П	Н			
Н	L	Х	L	Χ	Χ	П	L			
Η	L	Х	Η	Χ	Χ	ш	Ι			
┙	Ι	Х	Χ	Ш	Χ	ш	┙			
L	Ι	Χ	Χ	Ι	Χ	┙	Ι			
Η	Ι	Х	Χ	Χ	L	L	L			
Н	Н	Χ	Χ	Χ	Н	Ĺ	Н			

Условное графическое обозначение

- 1 вход разрешения V1;
- 2 вход выборки разряда S2;
- 3 вход информационный А3;
- 4 вход информационный А2;
- 5 вход информационный А1;
- 6 вход информационный А0;
- 7 выход A; 8 общий; 9 выход D;



- 10 вход информационный D0;
- 11 вход информационный D1;
- 12 вход информационный D2;
- 13 вход информационный D3;
- 14 вход выборки разряда S1;
- 15 вход разрешения V2;
- 16 напряжение питания.

Пример оформления схемы электрической принципиальной, соответствующей схеме рисунка 1, приведен в Приложении 2.

Содержание отчета


Отчет должен быть оформлен в соответствии с требованиями и содержать следующую информацию.

- 1. Описание процесса синтеза логической схемы.
- 2. Функциональную схему, оформленную в соответствии с ГОСТ.
- 3. Принципиальную схему, оформленную в соответствии с ГОСТ.
- 5. Перечень элементов, оформленный в соответствии с ГОСТ.

Приложение 1

Микросхема 74138

Быстродействующий дешифратор/демультиплексор с тремя входами и восемью выходами и с тремя разрешающими входами.




Pas	реше	ние		Адрес	2				Вых	оды			
E3	E2	E1	A2	A1	A0	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
0	X	X	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

Микросхема 74139


Два дешифратора с двумя входами и четырьмя выходами

Разрешение	Адрес		Выходы				
E	A1	A0	Q0	Q1	Q2	Q3	
1	X	X	1	1	1	1	
0	0	0	0	1	1	1	
0	0	1	1	0	1	1	
0	1	0	1	1	0	1	
0	1	1	1	1	1	0	



Микросхема 74151

Мультиплексор на восемь входных сигналов с тремя адресными входами.




Строб	,	Адре	Выход	
Е	S2	S 1	S 0	Y
0	X	X	X	0
1	0	0	0	D0
1	0	0	1	D1
1	0	1	0	D2
1	0	1	1	D3
1	0	0	0	D4
1	0	0	1	D5
1	0	1	0	D6
1	0	1	1	D7

Микросхема 74152

Селектор данных, который из восьми входных сигналов выделяет один с помощью 3-разрядного двоичного кода.


,	Адре	Выход	
A2	A1	A0	Q
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3
0	0	0	D4
0	0	1	D5
0	1	0	D6
0	1	1	D7




Микросхема 74153

Два 4-канальных селектора данных с общими адресными входами, но раздельными входами стробирующих импульсов.

Строб	Адј	pec	Инс	рорма	Выход		
				BX	оды		
G	В	Α	D0	D1	D2	D3	Y
1	X	X	X	X	X	X	0
0	0	0	0	X	X	X	0
0	0	0	1	X	X	X	1
0	0	1	X	0	X	X	0
0	0	1	X	1	X	X	1
0	1	0	X	X	0	X	0
0	1	0	X	X	1	X	1
0	1	1	X	X	X	0	0
0	1	1	X	X	X	1	1



Приложение 2



Поз. обоз- начение		H	Наиме	енование -	Кол	Примечание
			Κοι	нденсаторы		
£1	10 мкФ х	16B			1	Электролит. поверх. монт. 4 х 5,4
C2, C3	CA42 0.1	мкФ х _	35 B		2	Танталовый
			М	икросхемы		
D1, D2	К155КП2				2	Корпус 238.16-1
			Pes	писторы		
R1	SMD 080	15 1 KOM	1		1	
			Раз	ъ <u>ёмы</u>		
X1	IDC-10MS	(BH-10))/	1	Розетка тип В	
X2	WF-2R				1	Вилка угл., шаг 2.54
\Box				XXXX.431239	9.XX.	Х ПЭЗ
Изн. Лист	№ бокун. Ивтов	Повп.	Дата		_	an I am I ama
, aspes.	Иванов Петров		+-		\vdash	Лит. Лист Листов 1 1
Гроо.	rienipuu		+	Преобразователь	\vdash	, , ,
Н. контр.	Сидоров Кизин			Перечень элементов		СПЪГЭТУ