


Aufgabe 1:

- Welche Speicherkapazität in Bit kann mit einer Adressbreite von 16 bit angesprochen werden, wenn pro Adresse ein Wort (2 Byte) adressiert wird?
- Welche Breite muss die Adresse mindestens haben, um 16 MiB byteweise adressieren zu können?
- Ein Speicher mit einer Kapazität von 2 GiB ist als quadratische Bit-Matrix realisiert. Aus wie vielen Zeilen ist der Speicher aufgebaut?

Aufgabe 2:

Ein Mikrocontroller ist mit einem Hauptspeicher von 256 MiB ausgerüstet und verfügt über einen Cache-Datenspeicher von 128 KiB. Die Breite des Hauptspeichers und des Cache-Datenbereichs beträgt 512 bit ($l=0$).


- Bestimmen Sie die Tiefe des Hauptspeichers und des Cache-Bereichs.
- Wie viele Bits müssen als Cache-Tag vorgesehen werden, wenn es sich um eine vollassoziative Cache-Organisation handelt?
- Wie ändert sich der Cache-Tag bei einer 'direct mapped' Zuordnung?



Aufgabe 3:


Ein PC verfügt über einen Hauptspeicher von 4 GiB und einen L3-Cache-Speicher mit 2^{18} Zeilen. Die Breite des Hauptspeichers beträgt 64 bit, die Breite des Cache-Datenbereichs 256 bit.

- Wie viele Bit muss die Adresse des Speichers mindestens umfassen, damit die 4 GiB adressiert werden können?
- Wieviel physikalische Leitungen sind mindestens nötig, wenn Zeilen- und Spaltenadresse getrennt übertragen werden?
- Für den Cache wird eine „direct mapped“ Organisation verwendet. Wie groß muss der gesamte Cache-Speicher mindestens sein (ohne Valid- und Dirty-Bit)?



Aufgabe 4:

Ein moderner PC verfügt über einen Hauptspeicher von 16 GiB DDR4-DRAM und einem Prozessor mit der Intel Skylake Architektur (siehe auch Vorlesungsskript und untenstehende Abbildung). Die Speicherdatenbusbreite beträgt dabei 64 bit. Die Zahl der Datenworte pro Cache-Zeile soll minimal ausgelegt sein.



- Berechnen Sie die Anzahl der Zeilen im L1 Befehls-cache, und die Größe des Cache-Tag-Speichers. Berücksichtigen Sie dabei auch ein Valid- und Dirty-Bit. Die angegebenen Speichergrößen in der Grafik beziehen sich dabei immer auf die Größe des jeweiligen Datenbereichs im Cache.
- Berechnen Sie die Zeilenanzahl und die Größe des Tag-Speichers für den L2-Cache. Auch hier berücksichtigen Sie ein Valid- und Dirty-Bit.

