

LABORATORIO II

Implementación de Amplificador Lock-In Dígital

HORST, RAÚL TOMÁS

ROQUETA, MATÍAS DANIEL

Instituto Balseiro, Centro Atómico Bariloche, Comisión Nacional de Energía Atómica

Resumen

Se diseñó y desarrolló un amplificador lock digital en lenguaje Python. El funcionamiento del mismo se evaluó mediante mediciones de impedancias conocidas con ruido blanco aditivo de mayor magnitud a la señal de interés. Se caracteriza la precisión y exactitud de la medición respecto a la relación señal ruido de entrada. El lock in implementado midió el valor esperado de impedancia para relación señal ruido en la entrada hasta los -7.5 dB, obteniendo mediciones con incerteza relativa de 4 % ante impedancia real y 6 % ante impedancia compleja.

Introducción

Un amplificador lock in es un dispositivo electrónico capaz de extraer la fase y amplitud de una señal de banda angosta medida en un ambiente ruidoso.

El funcionamiento del lock in requiere información de la dependencia temporal de la señal de interés, que es aportada por una señal de referencia. Según la implementación, la señal de referencia puede ser inyectada al lock in de una fuente externa o generada internamente.

El lock in recupera la señal de interés multiplicando a esta por la referencia en fase y cuadratura, y aplicando un filtro pasa bajo al producto de señales. Este proceso es llamado *demodulación coherente*. [1]




Figura 1: Una señal de entrada $v(t)$ es inyectada al lock in. Posterior a la demodulación coherente, se extrae la señal de interés $z(t) = x(t) + jy(t)$

La figura 1 presenta un circuito lock in típico. El bloque transformada de Hilbert para una referencia senoidal corresponde a un desfase de 90° .

La señal de salida $z(t)$ se obtiene en forma de parte real e imaginaria

$$z(t) = x(t) + jy(t) = R(t)e^{j\Phi(t)}$$

Pero típicamente se expresa en forma amplitud y fase donde la amplitud y fase se obtienen de las ecuaciones

$$\begin{aligned} R(t) &= \sqrt{x^2(t) + y^2(t)} \\ \Phi(t) &= \arctan2[x(t), y(t)] \end{aligned} \quad (1)$$

Para comprender el comportamiento esperando del demodulador coherente resulta útil visualizar las señales involucradas en el dominio de la frecuencia, análisis que se realiza en la figura 2.




Figura 2: Realización en ausencia de ruido de las señales presentes en la figura 1 representadas en el dominio de la frecuencia, incluida la respuesta en frecuencia del filtro.

La salida $z(t)$ del demodulador coherente se puede interpretar como la entrada $v(t)$ transportada a banda base. Por este motivo la frecuencia de corte del filtro pasa bajos se debe elegir tal que acepte el ancho de banda de la señal a medir.

Implementación

La aplicación del amplificador lock in correspondiente a la práctica realizada es de medición de impedancias. Esto se realiza midiendo la transferencia de un circuito divisor de tensión con una impedancia incógnita.




Figura 3: Circuito a medir, R_S es una resistencia de valor conocido, y Z_L una impedancia supuesta incógnita.

$$H = \frac{v(t)}{r(t)} = \frac{Z_L}{R_S + Z_L} \rightarrow Z_L = \frac{H}{1 - H} R_S \quad (2)$$

La relación $v(t) = Hr(t)$ con $H \in \mathbb{C}$ implica que el ancho de banda de la señal a medir puede considerarse arbitrariamente chico.

El filtro elegido fue un FIR por sus ventajas en implementación y diseño respecto al IIR.[2]

- Al no tener polos en su función de transferencia, un FIR es siempre estable.
- La respuesta es de fase constante lo, cual permite conocer su retardo de grupo τ según la ecuación

$$\tau = \frac{N - 1}{2f_s} \quad (3)$$

- La aplicación de un FIR de respuesta al impulso h a una señal x se realiza en una única operación

$$y_i = \sum_{j=0}^N h_j x_{i-j} = [x_i \quad \cdots \quad x_{i-N}] \begin{bmatrix} h_0 \\ \vdots \\ h_N \end{bmatrix}$$

En función de τ se elige una convención de régimen estacionario para la salida del filtro digital.

Ya que lo que interesa medir en nuestro circuito es transferencia, resulta útil normalizar los valores medidos respecto al valor pico de la referencia, implementando el lock in correspondiente a la figura 4.




Figura 4: Lock In implementado para medición de impedancias, usando señales normalizadas.

De esta forma, se independiza la medición de la tensión de alimentación, midiendo directamente la transferencia del circuito. Esta se presenta en el formato módulo y fase dado por la ecuación 1.

Método Experimental




Figura 5: Circuito usado en el experimento. Los generadores de señal son RIGOL DG4102. El conversor analógico digital (ADC) es Measurement Computing USB-1408FS.

Se ensambla el circuito de la figura 5, eligiendo un valor de $R_S = (470 \pm 30) \Omega$. Se utilizan dos generadores de señal RIGOL DG4102 para generar la señal de referencia y el ruido. Para sumar el ruido a la entrada es necesario flotar la tierra del generador de señal, de lo contrario usará la tierra de la red eléctrica.

Para la adquisición de datos se usa un conversor analógico digital USB-1408FS de Measurement Computing, a escala de ± 20 V y rango dinámico de 14 bits. El lock in digital se implementa en Python adquiriendo los datos con la librería `mcculw`. [3]

Armado el circuito se mide la máxima tasa de muestreo f_s , la cual está condicionada por la tasa de bits en comunicación serie entre Python y del ADC. Se mide temporizando y promediando el período de muestreo a máxima frecuencia.

La tasa de muestreo se usa para diseñar los FIR digitales usando `scipy.signal.firwin`, para calcular τ a partir de la ecuación 3, y para conocer la máxima frecuencia de señal que se puede medir según el teorema del muestreo Nyquist. [4]

Conocido τ se registran unicamente los valores estacionarios de la salida, usando la convención de régimen estacionario en $t \geq 5\tau$.

En cada ensayo se mantiene un nivel de ruido constante N_0 a 4 V, y se varía la intensidad de la señal de alimentación V_p a 4 V, 1 V, 0.8 V, 0.6 V, 0.4 V, 0.2 V, disminuyendo de esta forma la relación señal ruido.

En el primer ensayo se elige Z_L puramente resistiva de valor conocido, estudiando el funcionamiento del lock in ante impedancias reales.

Se estudia el efecto del orden N del filtro en la efectividad del lock in, repitiendo el experimento para órdenes $N = 4000$, $N = 2000$, $N = 1000$.

En el segundo ensayo se fija el orden del filtro en 4000 y se cambia Z_L por una impedancia capacitiva de capacitancia conocida, estudiando el comportamiento del lock in ante impedancias complejas.

En todos los casos se calcula la impedancia Z_L con la ecuación 2. El error se propaga a partir del error estadístico de las mediciones de H .

Resultados

Se determinó una frecuencia de muestreo de 500 Hz, lo cual permitiría trabajar con señales de referencia de hasta 250 Hz según el teorema de muestreo de Nyquist.

Luego se procede al primer ensayo, usando una resistencia de $R_L = (470 \pm 30) \Omega$. Se espera medir una transferencia de $H = 0,5$, y se grafica el resultado de las realizaciones en tiempo y frecuencia. La figura 6 presenta una tal gráfica.




Figura 6: Entrada al lock in normalizada $v(t)/V_P$ y salida normalizada $z(t)/V_P$, que equivale a transferencia del circuito. Esta realización corresponde a orden del filtro $N = 4000$ y tensión de referencia a $V_P = 1$ V.

En cada ensayo se midió la SNR usando el método detallado en el apéndice 1, y la resistencia según $R_L = \mathcal{R}\{Z_L\}$. Se compara R_L medida en función de la relación señal a ruido en la entrada para los tres filtros FIR de distinto orden, junto con el valor esperado de la resistencia.

El rendimiento del lock in incrementó con el orden del filtro. Los resultados a $N = 4000$ se ven en la figura 7.




Figura 7: Resistencia de carga R_L medida con el lock in en función de la SNR decreciente de entrada. La gráfica indica que la medición adquirida es la esperada para $\text{SNR} \geq -5$ dB.

Se informa el valor de resistencia obtenido a máxima SNR, con error relativo del 4 %.

$$R_L = (460 \pm 20) \Omega$$

Interesa saber si se puede mejorar la medición a alta SNR incrementando únicamente el orden del filtro.

Para esto se realizan distintas mediciones de R_L manteniendo una SNR de entrada de -22.5 dB e incrementando el orden del filtro, se obtiene la figura 8.




Figura 8: Resistencia de carga R_L obtenida con el lock in respecto al valor esperado en función del orden del filtro para una relación señal ruido de -22.5 dB.

Por último se estudia el comportamiento del lock in ante impedancia compleja eligiendo Z_L capacitiva, usan-

do un capacitor conocido de $C_L = (0,68 \pm 0,07) \mu\text{F}$.

Se alimenta el circuito a frecuencia $f_0 = 23.4 \text{ Hz}$ y se calcula la capacitancia a partir de

$$\frac{1}{2\pi f_0 C_L} = \mathcal{I}\{Z_L\}$$

Se presentan los valores de C_L medidos en función de la SNR de entrada en la figura 9




Figura 9: Capacidad de carga C_L medida con el lock in en función de la SNR decreciente de entrada. La medición adquirida es la esperada para $\text{SNR} \geq -15 \text{ dB}$.

Se informa el valor de capacitancia obtenido a máxima SNR, con error relativo del 6 %.

$$C_L = (0,72 \pm 0,04) \mu\text{F}$$

Discusión

El factor limitante principal a la implementación del lock in diseñado fue la frecuencia de muestreo máxima permitida por el ADC. Esta frecuencia limita muchos aspectos del diseño, pero la mayor limitación es sobre la máxima resolución en frecuencia del filtro digital.

Los resultados en la figura 8 parecen indicar que un filtro de mayor orden mejoraría el rendimiento del lock in pero no son concluyentes. Es posible que a órdenes mucho mayores el valor medido alcance el valor esperado de resistencia, o que converja a un valor diferente.

Sin embargo no es práctico aumentar libremente el orden del filtro, que esto incrementa el retardo de grupo y la complejidad algorítmica del filtro. Lo ideal sería incrementar la frecuencia de muestreo.

Una posible forma de incrementar la frecuencia de muestreo sin cambiar el ADC es evaluar si este permite reducir el rango dinámico. Si se reduce el rango dinámico se perderá resolución vertical en las muestras, pero se transmitirán más muestras por segundo a la misma tasa de bits.

Una consideración importante es respecto al ruido de fondo presente durante el experimento. La figura 6 y figura 11 (Apéndice 1) muestran que el ruido de fondo no es blanco, sino que es muy afectado por el ruido de línea a 50 Hz y su primer armónico a 100 Hz. El efecto del ruido de línea imposibilita medir con frecuencias de referencia cercanas a los 50 Hz o 100 Hz.

Además, el ruido de línea sesga la caracterización de la SNR a entrada. Una caracterización de la SNR típica sería respecto a un fondo de ruido blanco, ya que este es independiente del entorno de medición. Se propone en un análisis posterior filtrar el ruido de línea para caracterizar la SNR de entrada del lock in.

Conclusiones

Se concluye por evaluación gráfica que la mínima SNR de entrada para la correcta medición con el lock in implementado es de aproximadamente -7.5 dB sobre un fondo de ruido blanco más ruido de línea de 50 Hz.

Si bien los amplificadores lock in comerciales resuelven mediciones con SNR de 1:1000, es decir -60 dB, lo hacen con frecuencias de muestreo en el orden de los kHz.

Se encuentra satisfactorio el rendimiento del lock in digital desarrollado ante el factor limitante de una frecuencia de muestreo de 500 Hz. Se propone un método para mejorar el rendimiento usando la misma implementación e incrementando la frecuencia de muestreo.

Referencias

- [1] Zurich Instruments. Principles of lock-in detection and the state of the art, Nov 2016.
- [2] Simon Haykin. *Signals and Systems*, chapter 8.9. John Wiley, 2 edition, 2003.
- [3] Measurement Computing. *Universal Library Help*, Aug 2020.
- [4] Simon Haykin. *Signals and Systems*, chapter 4.6. John Wiley, 2 edition, 2003.

Apéndices

Apéndice 1 - Medición de SNR de Entrada

A la entrada del lock in se mide $v(t) = s(t) + n(t)$. Es de interés para la práctica conocer la relación señal ruido, definida por la relación entre medias cuadráticas

$$SNR = \frac{E[s^2(t)]}{E[n^2(t)]} \quad (4)$$

Sin embargo, se desconocen las componentes individuales $s(t)$, $n(t)$ únicamente se conoce su suma y la frecuencia de $s(t)$.

Esto permite aproximar $s(t)$ y $n(t)$ usando filtros muy selectivos a frecuencia central f_0 . Un filtro pasa banda para aproximar $s(t)$ y uno rechaza banda para aproximar $n(t)$, tal como indica la figura 10.




Figura 10: Diagrama lógico de aproximación $s(t)$ y $n(t)$

Una realización de este proceso en el dominio de la frecuencia ante una medición de $v(t)$ se presenta en la figura 11




Figura 11: Realización del circuito 10 en el dominio de la frecuencia.

Resulta útil visualizar las señales en el dominio del tiempo para confirmar que el comportamiento del filtro es el esperado, la figura 12 es una realización del proceso con datos medidos experimentalmente.




Figura 12: Efecto de la aplicación del circuito 10 a una señal ruidosa.

Las señales resultantes son usadas en la ecuación 4, y el resultado se informa en dB según la expresión

$$SNR_{dB} = 20 \log_{10} \frac{E[s^2(t)]}{E[n^2(t)]} \quad (5)$$