Relatório de Equivalência Lógica Formal

RSA de 4 bits: Verilog versus SystemVerilog

Avaliação baseada no resultado do Cadence Conformal LEC

Projeto	RSA_4BITS	**Topo**	`rsa_core`
Ferramenta	Conformal 23.20-s200	**Data**	05/11/2026
Referência	`rsa_core.v`	**Revisão**	`rsa_core.sv`

EQUIVALÊNCIA COMPROVADA — PASS

94 de 94 pontos comparados equivalentes; 0 não equivalentes; 0 abortados.

1 Objetivo e escopo

Demonstrar, a partir do relatório de execução do *Logical Equivalence Checking* (LEC), se a descrição de referência em Verilog (*golden*) e a descrição revisada em SystemVerilog (*revised*) do módulo `rsa_core` apresentam comportamento logicamente equivalente nas condições de modelagem e verificação adotadas pelo Cadence Conformal.

Este documento interpreta o arquivo `equivalence.rpt`. Os códigos-fonte originais `.v` e `.sv` não foram fornecidos para inspeção linha a linha; portanto, não se afirma que os arquivos sejam textualmente iguais ou que tenha sido realizada uma revisão manual do RTL. A evidência aqui analisada corresponde ao resultado formal reportado pela ferramenta.

2 Configuração da verificação

Tabela 1: Identificação dos projetos conforme o relatório de execução.

Elemento	Valor identificado
Projeto de referência	`src/vlog/rsa_core.v` — linguagem Verilog-2000; opção `-verilog2k`; modo `-golden`.
Projeto revisado	`src/sv/rsa_core.sv` — linguagem SystemVerilog; opção `-systemverilog`; modo `-revised`.
Módulo raiz	`rsa_core` em ambas as versões.
Motor	Cadence Conformal, versão `23.20-s200`, executável de 64 bits (data de versão: 23/02/2024).
Modo de operação	`set_system_mode lec`; `set_compare_effort high`.
Seleção de pontos	`add_compared_points -all`.
Artefato de evidência	`equivalence.rpt`, gerado pelo fluxo LEC do projeto.




Figura 1: Fluxo de equivalência indicado pelos comandos presentes no relatório.

3 Metodologia e critério de equivalência

O procedimento identificado no registro de execução compreende: (i) leitura e elaboração dos dois projetos; (ii) caracterização de módulos, primitivas e pontos de estado; (iii) mapeamento de pontos correspondentes; (iv) inclusão dos pontos comparáveis; (v) comparação formal com esforço `high`; e (vi) emissão dos relatórios de comparação, estatísticas e verificação.

Em termos abstratos, sejam G e R as máquinas de estados elaboradas a partir das implementações *golden* e *revised*. Para entradas correspondentes $u(t)$ e estados alcançáveis corretamente relacionados, a propriedade avaliada pode ser expressa como

$$\forall t \geq 0, \quad y_G(t) = y_R(t), \tag{1}$$

com preservação da correspondência dos pontos internos de estado submetidos à prova. A Equação (1) resume o propósito da verificação, não substitui as condições de inicialização e modelagem aplicadas pela ferramenta.

4 Resultados quantitativos

4.1 Estrutura elaborada

Tabela 2: Resumo estrutural, com valores idênticos nas duas implementações.

Métrica	**Golden (.v)**	**Revised (.sv)**
Módulos de projeto	5	5
Células de biblioteca	53	53
Entradas primárias	7	7
Saídas primárias	7	7
Primitivas detalhadas (total)	866	866
Flip-flops identificados no inventário	88	88

Além dos totais, os operadores e primitivas listados são quantitativamente coincidentes entre as versões: por exemplo, `AND`=376, `OR`=214, `XOR`=30, `MUX`=24, `DFF`=88, `ADD`=3 e `SUBTRACT`=4 em cada descrição. O total 866 reportado se refere à contagem de primitivas de nível de bit; entradas/saídas primárias e itens apresentados separadamente na seção *word-level* não devem ser somados novamente a ele.

A correspondência estrutural reforça a consistência entre as elaborações, mas *não é, isoladamente, prova de equivalência*. Essa prova é registrada nos resultados da seção seguinte.

4.2 Mapeamento e comparação formal

Tabela 3: Mapeamento reportado para cada implementação.

Categoria	**Golden**	**Revised**
Entradas primárias mapeadas	7	7
Saídas primárias mapeadas	7	7
Pontos de estado identificados	88	88
Pontos de estado mapeados	87	87
Pontos de estado não mapeados e inalcançáveis	1	1
Total de pontos de mapeamento (PI+PO+estado)	101	101

Tabela 4: Evidências decisivas da comparação formal.

Resultado	**Quantidade**
Saídas primárias equivalentes	7
Pontos de estado equivalentes	87
Total de pontos equivalentes	**94**
Pontos não equivalentes	0
Pontos com comparação abortada	0
Resultado da verificação	**PASS**
Código de saída do Conformal	0

Os 94 pontos submetidos à comparação correspondem às 7 saídas e aos 87 pontos de estado mapeados. As 7 entradas primárias foram *mapeadas*, mas não integram a contagem dos 94 pontos de comparação. O ponto de estado restante, em cada versão, foi classificado como *unreachable* (inalcançável), e não como ponto não equivalente.

4.3 Integridade do procedimento

O relatório `report_verification` registra zero ocorrências para as seguintes categorias: opções não padronizadas de modelagem, verificação incompleta, modificação manual do projeto, recomendações de verificação adicional de *clock-domain crossing* e ambiguidade de projeto. A linha final da categoria *Compare Results* é **PASS**.

5 Advertências do analisador RTL

As mensagens de análise foram registradas com *as mesmas categorias e contagens* para Golden e Revised. Isso é relevante à rastreabilidade, mas não deve ser interpretado como ausência de potenciais problemas de qualidade RTL.

É recomendável analisar, em um fluxo independente de *lint*, os avisos de largura de operadores e a diretiva ignorada. A equivalência formal não elimina um eventual defeito que exista *da mesma forma* nos dois projetos.

Tabela 5: Avisos e notas de análise apresentados para cada versão.

Código	Nível	Oc.	Interpretação do diagnóstico
RTL1.5a	Aviso	3	Largura da expressão à direita superior à do destino.
RTL1.5b	Aviso	10	Possível perda de bit mais significativo ou *carry-out*.
RTL7.10a	Aviso	2	Comparação entre dados de larguras distintas.
DIR6.1	Aviso	1	Diretiva de compilação ignorada.
RTL1.9h	Nota	21	Parâmetro declarado sem tipo ou faixa.
RTL5.5a	Nota	3	Item `default` com atribuição diferente de X.
RTL5.6	Nota	2	`case` sem item `default`.
VLG6.4	Nota	1	Chamada de função de sistema suportada.
HRC3.5b	Nota	1	Conexão de porta de saída deixada aberta.

6 Limitações e interpretação técnica

A conclusão demonstrada é que as duas versões *elaboradas e comparadas* pelo Conformal são equivalentes conforme os pontos e as condições representados no registro fornecido. Isso não demonstra, por si só, conformidade funcional do RSA com uma especificação externa, ausência de bugs compartilhados, correção da temporização após síntese, consumo de área/potência ou equivalência textual dos códigos-fonte.

O relatório contém uma advertência de que a versão instalada do Conformal está desatualizada; esse alerta de manutenção não altera o resultado **PASS** emitido pela execução registrada. Uma reprodução independente da prova deve preservar ferramentas, scripts, fontes e configurações do fluxo.

7 Conclusão

O resultado do Cadence Conformal demonstra equivalência lógica formal entre o módulo `rsa_core` em Verilog (`rsa_core.v`) e sua implementação em SystemVerilog (`rsa_core.sv`), nas condições analisadas. Foram provados equivalentes os 94 pontos comparados (7 saídas e 87 pontos de estado), sem pontos não equivalentes, sem abortos e sem indicação de verificação incompleta. Um ponto de estado por implementação foi classificado como inalcançável. A ferramenta encerrou com `Compare Results: PASS` e código de saída zero.

Portanto, o arquivo `equivalence.rpt` oferece evidência formal suficiente para registrar a **preservação da equivalência lógica** nesta conversão de Verilog para SystemVerilog, respeitados o escopo, os pressupostos e as ressalvas descritos no documento.

A Trechos essenciais da evidência original

Os seguintes recortes foram transcritos do relatório de execução e possibilitam auditoria direta dos valores utilizados no texto.

```
Compared points      PO     DFF       Total
Equivalent           7      87        94
0 Non-equivalent point(s) reported
0 Abort point(s) reported
```

Listing 1: Resumo da comparação formal.

```
Verification Report
1. Non-standard modeling options used:                                    0
2. Incomplete verification:                                               0
3. User modification to design:                                           0
4. Conformal Constraint Designer clock domain crossing checks recommended:  0
5. Design ambiguity:                                                      0
6. Compare Results:                                                    PASS
=== RESULTADO LEC: PASS (codigo 0) ===
```

Listing 2: Resultado conclusivo da ferramenta.

```
read_design $golden  -verilog2k    -golden  -root $top
read_design $revised -systemverilog -revised -root $top
report_design_data -both
report_black_box -detail
set_system_mode lec
report_mapped_points -summary
report_unmapped_points -summary
add_compared_points -all
set_compare_effort high
compare
report_compare_data -summary
report_compare_data -class nonequivalent
report_compare_data -class abort
report_statistics
report_verification
```

Listing 3: Principais comandos do procedimento reportado.

Fonte única: relatório de execução `equivalence.rpt`, projeto `RSA_4BITS`, módulo `rsa_core`. Os caminhos completos dos arquivos-fonte foram informados pelo próprio log do Conformal.