Relatório de simulação pós-síntese com anotação SDF
RSA de 32 bits com interface AMBA APB

TSMC28 — clock de 100 MHz

Projeto RSA_APB_32-bit

Execução de 5 de novembro de 2026, às 14h37min30s (UTC−3)

Resumo

A última simulação pós-síntese disponível do periférico RSA/APB concluiu as 398 verificações previstas, com 398 acertos e nenhuma falha, utilizando clock de 100 MHz e a netlist TSMC28 sintetizada às 14h36min09s. O tempo simulado foi de 134,98 μs. A anotação alcançou 100% dos atrasos de caminho e 41,80% dos checks temporais existentes nos modelos de células. Todos os checks `SETUPHOLD` e `RECREM` fornecidos pelo SDF foram anotados. Permaneceram avisos relacionados a checks temporais negativos e à desativação de checks de largura de pulso. O resultado confirma o funcionamento para os estímulos executados, com as limitações de timing detalhadas neste documento.

1 Identificação e condições da execução

Este relatório foi elaborado a partir dos arquivos da execução identificada abaixo, sem realizar nova síntese ou simulação. Os caminhos de referência são relativos à raiz do repositório.

Identificador da simulação:
`amba_3_apb_rsa_apb_top_2026-11-05_14-37-30_767454205_tsmc28`

Identificador da síntese utilizada:
`amba_3_apb_rsa_apb_top_2026-11-05_14-36-09_068054729_tsmc28`

Item	Configuração registrada
Topo	`amba_3_apb_rsa_apb_top`
Instância anotada	`testbench.dut`
Simulador	Cadence Xcelium/Xrun 24.03-s013
Síntese	Cadence Genus 22.18-s061_1
Biblioteca Liberty	`/tsmc28/tcbn28hpcplusbwp30p140tt1v25c.lib`
Modelos Verilog	`/tsmc28/tcbn28hpcplusbwp30p140.v`
Corner	TT, 1,0 V, 25 °C
Clock	10,0 ns / 100 MHz
Escalas de tempo	Testbench: 1 ns / 1 ps; SDF: 1 ps
Seleção SDF	`MAXIMUM`
Defines	`POST_SYNTHESIS`, `NTC`, `RECREM`
Carga dos operandos	`LOAD_GAP=1`, confirmado no log de elaboração do Genus

A síntese é lógica, sem LEF e sem parasitas extraídos de layout. O relatório de área identifica `ZeroWireload`, em modo `segmented`. A opção `MAXIMUM` seleciona o campo máximo do SDF; ela

não altera o corner de caracterização para um corner de pior caso. O cabeçalho do SDF registra explicitamente 1,0 V e 25 °C.

2 Método de verificação

O testbench `testbenchs/rsa_apb_top/testbench.sv` aplica transações APB, compara os dados lidos com os valores esperados e contabiliza os resultados em um scoreboard. Os estímulos APB são aplicados na borda de descida do clock, afastados da borda de amostragem do DUT. Para a simulação pós-síntese, a configuração do hardware está incorporada à netlist.

Foram executadas oito verificações iniciais, 30 rodadas de banco de registradores com oito verificações por rodada e dez rodadas de RSA com 15 verificações por rodada:

$$N_{\text{checks}} = 8 + 30 \times 8 + 10 \times 15 = 398.$$

Os testes RSA verificam carga e preservação dos operandos, conclusão da operação, resultado da exponenciação modular, estado e interrupção. O valor esperado é calculado pela função de referência de exponenciação modular do testbench. Os limites configurados são 20 ciclos para uma transação APB e 10 000 consultas de estado por operação RSA.

3 Resultados funcionais

Métrica	Resultado
Verificações previstas / realizadas	398 / 398
Acertos / falhas	398 / 0
Rodadas do banco de registradores	30
Rodadas RSA	10
Tempo simulado	134 980 ns (134,98 μs)
Tempo de execução informado pelo Xrun	3 s
Código de saída do Xrun / fluxo	0 / 0
Mensagens de erro ou fatal (`*E`, `*F`)	0
Ocorrências de `Timing violation` no log	0

O log encerra com `TEST PASS: 398 checks, 0 errors` e término normal por `$finish`. A Tabela 1 apresenta os dez vetores executados. Em cada linha, o valor lido em `RESULT` coincidiu com o valor esperado. Todos os operandos e resultados da tabela estão em hexadecimal, com exceção do número da rodada e do expoente.

Na última rodada, o resultado `0x14adadfc` foi lido em 134 830 ns. As verificações finais confirmaram a preservação de mensagem, expoente e módulo, o retorno de `STATUS` a zero e a desativação de IRQ em 134 980 ns. A taxa de acerto de 100% refere-se às comparações executadas; ela não representa uma medida de cobertura funcional ou de código.

Rodada	Mensagem	Módulo	Expoente	Esperado = lido	Estado
1	0x00000041	0x00000ca1	17	0x00000ae6	PASS
2	0x0000007b	0x00000ca1	7	0x00000b34	PASS
3	0x00000000	0x00000061	5	0x00000000	PASS
4	0x00000001	0x00000101	13	0x00000001	PASS
5	0x0000002a	0x00000061	0	0x00000001	PASS
6	0x12345678	0x0000fff1	1	0x00006793	PASS
7	0x80000001	0xfffffffb	2	0x4000000b	PASS
8	0xffffffff	0xfffffffb	3	0x00000040	PASS
9	0x075bcd15	0x00010001	7	0x00008a8e	PASS
10	0xfedcba98	0x8000000b	17	0x14adadfc	PASS

Tabela 1: Vetores RSA e resultados observados no log da simulação.

4 Anotação SDF e avisos

Categoria	Total no modelo	Anotados	Percentual
Atrasos de caminho	14 871	14 871	100,00%
Checks temporais (total)	17 826	7 452	41,80%
`$setuphold`	7 314	7 312	99,97%
`$recrem`	140	140	100,00%
`$width`	10 372	0	0,00%

A inspeção do SDF encontrou 7 312 entradas `SETUPHOLD`, 140 entradas `RECREM` e nenhuma entrada `WIDTH`. Esses números coincidem com os checks anotados. Assim, o percentual global de 41,80% é calculado sobre os checks existentes nos modelos Verilog e não indica que 58,20% das restrições fornecidas pelo SDF tenham sido rejeitadas.

Os dois checks `$setuphold` sem anotação pertencem à instância `testbench.dut.reset_inst_reset_sync_reg_reg[0]`. A netlist conecta sua entrada D à constante `1'b1`, o que é compatível com a ausência de checks de transição de dados no SDF dessa instância. Os checks de recovery/removal fornecidos foram anotados.

Aviso	Ocorrências	Significado registrado
`NTCNNC`	132	Não convergência de valores de checks temporais negativos em determinadas instâncias.
`NTCWID`	196	Desativação de checks de largura de pulso porque a diferença entre atrasos NTC de subida e descida supera o limite do check.
`PRLDYN`	1	Objetos dinâmicos excluídos da captura de formas de onda pela opção de probing utilizada.
`PRHOPT`	1	Sinais otimizados excluídos da captura de formas de onda.

Embora a tabela do anotador informe zero checks na categoria *Disabled*, o simulador também emite avisos `NTCWID` de desativação. As duas informações correspondem a mecanismos distintos e devem ser preservadas na avaliação. A ausência de mensagens `Timing violation` não comprova o atendimento dos checks não anotados ou desativados, nem resolve os avisos `NTCNNC`.

5 Contexto temporal da síntese utilizada

Como informação complementar, o `qor_tsmc28.rpt` da síntese que gerou a netlist registra período de 10 000 ps, slack crítico de +5 469,7 ps (+5,4697 ns), TNS igual a zero e nenhum caminho violado no grupo `pclk_i`. O primeiro caminho de `timing_max_tsmc28.rpt` vai de `paddr_i[6]` a `pslverr_o`. A netlist possui 2 562 células: 706 sequenciais e 1 856 combinacionais.

Esses valores são resultados da análise estática de síntese, separados dos resultados de simulação. O fluxo não inclui implementação física, árvore de clock roteada ou extração de parasitas. Portanto, esta execução não estabelece fechamento temporal pós-layout nem validação em todos os corners de processo, tensão e temperatura.

6 Conclusão

A regressão pós-síntese TSMC28 a 100 MHz foi aprovada para os estímulos executados: 398 verificações passaram e as dez operações RSA produziram os resultados esperados. A configuração sintetizada inclui `LOAD_GAP=1`, e a execução concluiu as operações e a limpeza de estado e interrupção.

Os atrasos de caminho e todos os checks presentes no SDF foram anotados. Para ampliar a conclusão temporal, ainda é necessário avaliar os avisos `NTCNNC`/`NTCWID` e a ausência de restrições de largura de pulso, além das etapas de validação física e de outros corners.

A Rastreabilidade dos resultados

Os identificadores completos da Seção 1 definem as variáveis `SIM_RUN` e `SYNTH_RUN` usadas nos caminhos abaixo. São abreviações documentais; substitua-as pelo identificador correspondente.

- Resumo e entradas da simulação, estatísticas e checks não anotados: `reports/amba_3_apb_rsa_apb_top_tsmc28/xrun_ps/<SIM_RUN>/`, arquivos `simulation_tsmc28.rpt`, `simulation_inputs_tsmc28.txt`, `sdf_annotation_tsmc28.log` e `sdf_unannotated_tsmc28.rpt`.
- Log completo, com scoreboard e avisos: `logs/amba_3_apb_rsa_apb_top_tsmc28/xrun_ps/<SIM_RUN>/<SIM_RUN>.log`.
- Netlist e SDF correspondentes: `ps_files/rsa_apb_top_tsmc28/netlist/synth_<SYNTH_RUN>.v` e `ps_files/rsa_apb_top_tsmc28/sdf/synth_<SYNTH_RUN>.sdf`.
- QoR, área e timing da síntese: `reports/amba_3_apb_rsa_apb_top_tsmc28/genus/<SYNTH_RUN>/`, arquivos `qor_tsmc28.rpt`, `area_tsmc28.rpt` e `timing_max_tsmc28.rpt`.
- Configuração elaborada: `logs/amba_3_apb_rsa_apb_top_tsmc28/genus/<SYNTH_RUN>/<SYNTH_RUN>.log`.
- Formas de onda geradas: `waveforms/amba_3_apb_rsa_apb_top_tsmc28/xrun_ps/<SIM_RUN>/waves_tsmc28.shm`.

As formas de onda são indicadas para inspeção posterior; as conclusões deste relatório foram extraídas dos logs e relatórios textuais.