

RNG por Seeds

ESPECIFICAÇÃO

Projeto do Bloco Digital

MATHEUS GROSSI

Data: 20/01/2026
Rev.: 1.0

Histórico de Versões

A tabela abaixo registra o histórico de alterações deste documento:

Versão	Data	Autor	Descrição das Mudanças
1.0	20/01/2026	Matheus Grossi	Versão inicial. Especificação completa do bloco RNG.

Siglas e Acrônimos

RNG	Random Number Generator (Gerador de Números Aleatórios)
ASIC	Application Specific Integrated Circuit
FPGA	Field-Programmable Gate Array
FSM	Finite State Machine (Máquina de Estados Finita)
HDL	Hardware Description Language
RTL	Register Transfer Level

1 Visão Geral e Objetivos

O objetivo deste bloco digital é implementar um gerador de números de 8 bits baseado em *seeds* (conjuntos pré-definidos de valores), com seleção entre quatro seeds e emissão de um novo valor sob demanda. O projeto deve assegurar:

- Geração de valores de 8 bits a partir de tabelas de dados associadas às seeds;
- Identificação da seed embutida no próprio número gerado (2 bits reservados para o identificador);
- Operação síncrona ao clock do sistema, com reset assíncrono ativo em nível baixo;
- Robustez: operação estável em condição ociosa (sem requisições) e durante reinicialização por reset;
- Modularidade: possibilidade de ajuste de conjuntos de valores (seeds) e políticas de emissão por meio de configuração do projeto.

2 Identificação do Projeto (RTL Design)

Este design é implementado utilizando HDL padrão de indústria, destinado a rodar tanto em hardware de prototipagem quanto como um módulo em um ASIC.

- **Nome do bloco:** RNG por Seeds (Gerador determinístico de 8 bits)
- **Linguagem de Descrição:** Verilog
- **Tecnologias Alvo:** FPGA (Xilinx/Intel) e ASIC (Fluxo Cadence)
- **Data de início:** 20/01/2026

3 Design da FSM

O bloco deve ser controlado por uma Máquina de Estados Finita para coordenar a emissão de valores sob requisição. Em alto nível, os estados mínimos esperados são:

- **IDLE:** Estado de espera/reset. Nenhuma emissão ocorre sem requisição.
- **REQ_CAPTURE:** Captura/valida a requisição de novo número.
- **GEN:** Seleciona a seed vigente e obtém o próximo valor associado.
- **OUT_UPDATE:** Atualiza a saída com o número gerado.

4 Parâmetros e Restrições

4.1 Requisitos de Temporização

O design deve fechar temporização (*timing closure*) na seguinte faixa operacional:

- **Faixa:** 25MHz até 100MHz.

4.2 Parâmetros de Configuração (Generics)

O projeto deve permitir configuração dos seguintes atributos:

Parâmetro	Tipo	Padrão	Descrição
OUT_WIDTH	integer	8	Largura do número gerado (em bits).
SEED_COUNT	integer	4	Quantidade de seeds disponíveis.
VALUES_PER_SEED	integer	64	Valores disponíveis por seed.
ENABLE_NO_REPEAT	boolean	0	Habilita mitigação de repetição.

5 Visão Geral do Sistema

5.1 Interfaces do Bloco

A tabela abaixo descreve os sinais de entrada e saída mandatórios para o funcionamento do bloco.




Figure 1: Diagrama de Blocos do RNG

The following table describes inputs and outputs:

Nome	Dir	Bits	Descrição Funcional
clk_i	I	1	Clock do sistema (borda de subida).
rst_i	I	1	Reset assíncrono (Active Low).
start_i	I	1	Habilita o fluxo de geração (início de sessão).
req_num_i	I	1	Pulso de requisição de novo número.
num_to_send_o	O	8	Número gerado (valor + ID da seed).

Table 1: Definição de Interfaces (I/O)

5.2 Lógica Interna e Sub-blocos

O design deve ser segregado nos seguintes módulos lógicos:

- **Control Unit:** coordena o atendimento de `req_num_i` e a atualização da saída.
- **Datapath:** seleciona o valor associado à seed e forma o byte de saída.
- **Seed Selector:** define a seed ativa (4 opções).
- **Mitigação (Opcional):** bloco para reduzir valores repetidos em uma sessão, controlado pelo parâmetro `ENABLE_NO_REPEAT`.

5.3 Tratamento de Exceções

Caso ocorra um reset durante uma operação, o bloco deve descartar a transação em andamento e retornar imediatamente ao estado **IDLE**, evitando mudanças espúrias na saída durante a reinicialização.

6 Critérios de Aceite

O projeto será considerado concluído quando:

1. O RTL passar na verificação de sintaxe e *linting* sem erros críticos.
2. O bloco for simulável e demonstrar emissão correta de valores sob `req_num_i`, respeitando reset e operação ociosa.
3. O bloco for sintetizável na tecnologia alvo sem violações de *setup* ou *hold* na faixa de clock especificada.