

## Descrizione di macchine a stati tramite VHDL

M. Favalli

Engineering Department in Ferrara

- FSM: i) insieme finito di simboli di ingresso; ii) insieme finito di simboli di uscita; iii) un insieme finito di stati; iv) funzione di stato futuro; v) funzione di uscita; vi) stato iniziale;
- Formalismi per la progettazione: STG e State Table
- Modello per l'implementazione: Huffman
- Modello per le transizioni di stato: sincrono

(ENDIF)

FSMs VHDL

Ling. di descr. dell'hardware

1 / 28

## Esempio di FSM (Moore)

- Automa con un ingresso  $x$  e due uscite  $y, w$
- Riconosce le sequenze di ingresso 01 e 001 (non sovrapponibili) producendo le uscite 01 e 10
- Quando non viene riconosciuto alcun simbolo, le uscite valgono 00

(ENDIF)

FSMs VHDL

Ling. di descr. dell'hardware

3 / 28


(ENDIF)

FSMs VHDL

Ling. di descr. dell'hardware

2 / 28

## Esempio di FSM (Moore)



(ENDIF)

FSMs VHDL

Ling. di descr. dell'hardware

3 / 28

(ENDIF)


FSMs VHDL

Ling. di descr. dell'hardware

4 / 28

## Descrizione VHDL

- Non corrisponde esattamente al modello di FSM: clock e reset
- Modello di Huffman (struttura)
- Modello simulabile e sintetizzabile
- Tecnica di descrizione *multi-segment*



## VHDL (I)

```
library ieee;
use ieee.std_logic_1164.all;
entity fsm is
    port(x: in std_logic;
         clk: in std_logic;
         y,w: out std_logic);
end entity fsm;

architecture msegment of fsm is
    type state is (A,B,C,D,E);
    signal state_curr, state_next: state;

begin
```

```
-- state reg. (asynchr. reset)

process(clk,reset)
begin
    if (reset='1') then
        state_curr <= A;
    elsif (rising_edge(clk)) then
        state_curr <= state_next;
    end if;
end process;
```

(ENDIF) FSMs VHDL Ling. di descr. dell'hardware 5 / 28

## VHDL (II)

```
-- next-state logic
process(state_curr,x)
begin
    case state_curr is
        when A => if (x='1') then
            state_next <= A;
        elsif (x='0') then
            state_next <= B;
        end if;
        when B => if (x='1') then
            state_next <= C;
        elsif (x='0') then
            state_next <= D;
        end if;
        when C => if (x='1') then
            state_next <= A;
        elsif (x='0') then
            state_next <= B;
        end if;
        when D => if (x='1') then
            state_next <= E;
        elsif (x='0') then
            state_next <= B;
        end if;
        when E => if (x='1') then
            state_next <= A;
        elsif (x='0') then
            state_next <= B;
        end if;
    end case;
end process;
```

(ENDIF) FSMs VHDL Ling. di descr. dell'hardware 7 / 28

## VHDL (III)

```
-- Moore output

process(state_curr)
begin
    case state_curr is
        when A => y<='0';
        when B => y<='0';
        when C => y<='0';
        when D => y<='0';
        when E => y<='1';
    end case;
end process;

end architecture msegment;
```

(ENDIF) FSMs VHDL Ling. di descr. dell'hardware 6 / 28

(ENDIF) FSMs VHDL Ling. di descr. dell'hardware 8 / 28

- Alcune FSM presentano un numero molto grande e non gestibile esplicitamente di stati
  - un semplice contatore binario realizzato con  $n$  flip-flop ha  $2^n$  stati (é una FSM il cui stato codifica un numero binario  $s$  realizzando la relazione di stato futuro  $s^{k+1} = s^k + 1$ )
  - in generale non é possibile gestire esplicitamente lo stato di macchine che utilizzano registri
- Una EFSM é una generalizzazione del concetto di FSM
- Permette di elevare il livello di astrazione nella descrizione di reti sincrone, ottenendo descrizioni piú compatte di quelle basate su FSM

## Sintesi di EFSM

- Il modello di EFSM corrisponde naturalmente al paradigma di progetto basato su data-path e controllo
- Il data-path é costituito da registri, multiplexer, blocchi logici e aritmetici
- Il controllo é una FSM convenzionale che interagisce con l'ambiente esterno alla EFSM tramite gli ingressi e le uscite della EFSM, e con il data-path tramite:
  - segnali di uscita che controllano il data-path (determinati dalle action)
  - segnali di ingresso dal data-path che forniscono le condizioni individuate dalle guard

- Una FSM (Mealy) calcola l'uscita e lo stato futuro sulla base di ingresso e stato presente
- In una EFSM, a ingresso e uscita vengono aggiunte condizioni (guard) e azioni (action) relative a un ambiente costituito da un numero finito di registri (data)
- Tali registri rappresentano implicitamente variabili di stato della EFSM
- Le guard sono tipicamente costruite applicando operatori relazionali sui dati o comunque operatori che ritornano una condizione booleana
- Le action consistono spesso in operazioni aritmetiche o logiche sui dati

## Esempio

- Implementazione via hardware di un semplice algoritmo algebrico (Euclide) che calcola il massimo comun divisore di due interi senza segno
- Prima specifica al livello behavioral in VHDL
  - simulabile
  - non sintetizzabile direttamente (ciclo unbounded)
  - nessuna informazione sul timing e sull'interfaccia con l'esterno
  - nessuna informazione sul tipo di realizzazione
  - nessuna informazione sulla sincronizzazione dei dati (sincrono/asincrono)

gcd - descrizione ad alto livello

(ENDIF)

FSMs VHDL

Ling. di descr. dell'hardware

13 / 28

Descrizione come EFSM

- |         |           |                               |         |
|---------|-----------|-------------------------------|---------|
| (ENDIF) | FSMs VHDL | Ling. di descr. dell'hardware | 15 / 28 |
|---------|-----------|-------------------------------|---------|

gcd - descrizione ad alto livello

end architecture behavior;

(ENDIF)

FSMs VHDL

Ling. di descr. dell'hardware

14 / 28

gcd - EFSM

VHDL - entity

VHDL - architecture



## ◀ EFSM

◀ ◻ ▶ ◀ ◻ ▶ ◀ ≡ ▶ ◀ ≡ ▶ ≡ ↺ 🔍 ↻

17 / 28

## ◀ EFSM

◀ ◻ ▶ ◀ ◻ ▶ ◀ ≡ ▶ ◀ ≡ ▶ ≡ 🔍 ↺

19 / 28

## ◀ EFSM

◀ ◻ ▶ ◀ ◻ ▶ ◀ ≡ ▶ ◀ ≡ ▶ ≡ ↺ 🔍 ↻

18 / 28

## ◀ EFSM

A set of navigation icons typically found in Beamer presentations, including symbols for back, forward, search, and other slide controls.


20 / 28

```

when output =>
    next_state <= idle;
    dr <= '1' after 1 ns;
    err <= '0' after 1 ns;
    gcd <= std_logic_vector(vara);
when err =>
    next_state <= idle;
    dr <= '0';
    err <= '1';
-- useful when encoding
when others =>
    next_state <= idle;
    dr <= '0' after 1 ns;
    err <= '1' after 1 ns;
end case;
end process p0;

p1: process(clk) -- state update
begin
    if (rising_edge(clk)) then
        curr_state <= next_state;
    end if;
end process p1;
end architecture behav;
```

## gcd - livello RTL strutturale



## Note

- L'assegnazione delle operazioni ai diversi stati é in parte arbitraria
- Ci sono margini per l'ottimizzazione sia a partire dalla descrizione behavioral che dalla EFSM
- Vedremo in seguito algoritmi di sintesi in grado di trasformare l'EFSM (RTL comportamentale) in un RTL strutturale estraendo data-path e controllo

## Esercizio

Si descriva tramite FSM e poi come EFSM un contatore binario sincrono avente come ingressi un segnale di `start` e una parola `a` che rappresenta un numero binario senza segno. Non appena ricevuto il segnale di `start`, il contatore conta da 0 a `a` e poi si arresta. L'uscita `z` si porta a 0 a inizio conteggio e assume il valore 1 a fine conteggio. Si consideri il caso (per la FSM) di  $a \leq 15$ .

1 ASM

- Si tratta di un formalismo alternativo a quello di FSM e EFSM
- Riprende il formalismo dei diagrammi di flusso usati nell'ambito del software
- utile dal punto di vista dell'implementazione del codice VHDL

