Descrizione di macchine a stati tramite VHDL

M. Favalli

Engineering Department in Ferrara

◆ロ > ◆ 個 > ◆ 恵 > ◆ 恵 > ・ 恵 ・ 夕 Q @

(ENDIF)

Ling. di descr. dell'hardware

Esempio di FSM (Moore)

- Automa con un ingresso x e due uscite y, w
- Riconosce le sequenze di ingresso 01 e 001 (non sovrapponibili) producendo le uscite 01 e 10
- Quando non viene riconosciuto alcun simbolo, le uscite valgono 00

Riepilogo su FSM

- FSM: i) insieme finito di simboli di ingresso; ii) insieme finito di simboli di uscita; iii) un insieme finito di stati; iv) funzione di stato futuro; v) funzione di uscita; vi) stato iniziale;
- Formalismi per la progettazione: STG e State Table
- Modello per l'implementazione: Huffman
- Modello per le transizioni di stato: sincrono

<ロ > < 回 > < 回 > < 巨 > < 巨 > 三 の < @


(ENDIF)

(ENDIF)

FSMs VHDL


Ling, di descr. dell'hardware

Esempio di FSM (Moore)



Descrizione VHDL

- Non corrisponde esattamente al modello di FSM: clock e reset
- Modello di Huffman (struttura)
- Modello simulabile e sintetizzabile
- Tecnica di descrizione multi-segment





(ENDIF) FSMs VHDL Ling. di descr. dell'hardware

VHDL (II)

```
-- next-state logic
process(state_curr,x)
begin
  case state curr is
    when A \Rightarrow if (x='1') then
                  state_next <= A;
               elsif (x='0') then
                 state_next <= B;
               end if;
    when B \Rightarrow if (x='1') then
                  state_next <= C;
               elsif (x='0') then
                  state_next <= D;
               end if;
    when C \Rightarrow if (x='1') then
                  state_next <= A;
               elsif (x='0') then
                  state_next <= B;
               end if;
```

(ENDIF)

```
when D \Rightarrow if (x='1') then
                   state_next <= E;</pre>
                 elsif (x='0') then
                   state_next <= B;</pre>
                end if:
    when E \Rightarrow if (x='1') then
                   state_next <= A;
                elsif (x='0') then
                   state_next <= B;</pre>
                end if:
  end case;
end process;
```

VHDL (I)

```
library ieee;
                                       -- state reg. (asynchr. reset)
use ieee.std_logic_1164.all;
                                      process(clk, reset)
entity fsm is
 port(x: in std_logic;
                                       begin
       clk: in std_logic;
                                         if (reset='1') then
       y,w: out std_logic);
                                           state_curr <= A;
                                         elsif (rising_edge(clk)) then
end entity fsm;
                                           state_curr <= state_next;</pre>
                                         end if;
architecture msegmnt of fsm is
type state is (A,B,C,D,E);
                                       end process;
signal state_curr, state_next: state;
begin
```

4□ > 4□ > 4 = > 4 = > = 90

FSMs VHDL (ENDIF) Ling, di descr. dell'hardware

```
-- Moore output
```

VHDL (III)

```
process (state_curr)
begin
  case state_curr is
    when A => y <= '0';
                w<='0';
    when B => y<='0';
                w<='0';
    when C => v<='0';
                w<='1';
    when D => y<='0';
                w<='0';
    when E \Rightarrow \forall <='1';
                w<='0';
  end case;
end process;
end architecture msegmnt;
```

(ENDIF)

Extended Finite State Machines - EFSM

- Alcune FSM presentano un numero molto grande e non gestibile esplicitamente di stati
 - un semplice contatore binario realizzato con n flip-flop ha 2^n stati (é una FSM il cui stato codifica un numero binario s realizzando la relazione di stato futuro $s^{k+1} = s^k + 1$)
 - in generale non é possibile gestire esplicitamente lo stato di macchine che utilizzano registri
- Una EFSM é una generalizzazione del concetto di FSM
- Permette di elevare il livello di astrazione nella descrizione di reti sincrone, ottenendo descrizioni più compatte di quelle basate su FSM

			200
(ENDIF)	FSMs VHDL	Ling. di descr. dell'hardware	9 / 28

Sintesi di EFSM

- Il modello di EFSM corrisponde naturalmente al paradigma di progetto basato su data-path e controllo
- Il data-path é costituito da registri, multiplexer, blocchi logici e aritmetici
- Il controllo é una FSM convenzionale che interagisce con l'ambiente esterno alla EFSM tramite gli ingressi e le uscite della EFSM, e con il data-path tramite:
 - segnali di uscita che controllano il data-path (determinati dalle action)
 - segnali di ingresso dal data-path che forniscono le condizioni individuate dalle guard

Extended Finite State Machines - EFSM

- Una FSM (Mealy) calcola l'uscita e lo stato futuro sulla base di ingresso e stato presente
- In una EFSM, a ingresso e uscita vengono aggiunte condizioni (guard) e azioni (action) relative a un ambiente costituito da un numero finito di registri (data)
- Tali registri rappresentano implicitamente variabili di stato della EFSM
- Le guard sono tipicamente costruite applicando operatori relazionali sui dati o comunque operatori che ritornano una condizione booleana
- Le action consistono spesso in operazioni aritmetiche o logiche sui dati

(ENDIF)

FSMs VHDL

Ling. di descr. dell'hardware

10 / 28

- Implementazione via hardware di un semplice algoritmo algebrico (Euclide) che calcola il massimo comun divisore di due interi senza segno
- Prima specifica al livello behavioral in VHDL
 - simulabile

- non sintetizzabile direttamente (ciclo unbounded)
- nessuna informazione sul timing e sull'interfaccia con l'esterno
- nessuna informazione sul tipo di realizzazione
- nessuna informazione sulla sincronizzazione dei dati (sincrono/asincrono)

gcd - descrizione ad alto livello

```
-- high-level description of a gcd evaluator, no timing, description
-- non directly synthesizable
library IEEE;
use IEEE.STD_LOGIC_1164.all, ieee.numeric_std.all;
entity gcd is
   port (
     a : in STD_LOGIC_VECTOR(7 downto 0);
     b : in STD_LOGIC_VECTOR(7 downto 0);
     gcd : out STD_LOGIC_VECTOR(7 downto 0)
       );
end gcd;
architecture behav of gcd is
begin
```

◆ロ → ◆部 → ◆ き → ◆ き → り へ ○ (ENDIF) FSMs VHDL Ling. di descr. dell'hardware

Descrizione come EFSM

- L'algoritmo puó essere descritto come EFSM
- Si sceglie l'implementazione sincrona
- Si definisce un protocollo di comunicazione con l'esterno basato su segnali di start , data-ready e di error
- Le operazioni da svolgere vengono assegnate agli stati di una EFSM definendo un controllo e un data-path

◆ロ → ◆ 個 → ◆ 直 → ● ● り へ ○

gcd - descrizione ad alto livello

```
process (a, b)
   variable vara, varb: unsigned(7 downto 0);
   constant zero: std_logic_vector(7 downto 0):=(others=>'0');
     if (a=zero) or (b=zero) or (is_x(a)) or (is_x(b)) then
        qcd <= (others=>'X');
     else
        vara:=unsigned(a);
       varb:=unsigned(b);
       while (vara/=varb) loop
          if (vara<varb) then</pre>
             varb:=varb-vara;
          else
             vara:=vara-varb;
          end if:
       end loop;
        gcd <= std_logic_vector(vara);</pre>
     end if;
   end process;
end architecture behav:
                                                          <ロ > < 回 > < 回 > < 巨 > < 巨 > 三 の < @
           (ENDIF)
                                       FSMs VHDL
                                                             Ling. di descr. dell'hardware
gcd - EFSM
                           start='0'
                          idle
                              → VHDL
                          dr <= '0'
                          err <= '0'
                                start=1
                        varb:=b
                          check OVHDL
                                       ra=0 or varb=
                                                   dr <= '0'
                                       start='-
                          err <= '0'
                                                  err <= '1'
               not (vara=0 or varb=0) start='-
```

test1

test2 → VHDL

vara>varb

sub1 EVHDL

dr <= '0'

err <= '0'

(ENDIF)

dr <= '0'

err <= '0'

vara\=varb start='-

err <= '0'

start='-

varb:=varb-vara

vara=varb

start='-

ara<varb

dr <= '0'

err <= '0'

→ VHDI

suh2

start='-'

output • VHDL

dr <= '1'

err <= '0'

gcd<=vara

x='-'

Inputs: blue Moore outputs: black text

inside the nodes

Guards: brown · Actions: green

< □ > < 圖 > < 필 > < 필 >

· Mealy outputs: not used

```
-- extended FSM version of the qcd evaluator, synthesizable with a few
-- adjustments
library IEEE;
use IEEE.STD_LOGIC_1164.all, ieee.numeric_std.all;
entity gcd_efsm is
   port (
       start : in STD_LOGIC;
     clk : in STD LOGIC;
     a : in STD_LOGIC_VECTOR(7 downto 0);
     b : in STD_LOGIC_VECTOR(7 downto 0);
     err : out STD_LOGIC;
     dr : out STD_LOGIC;
     gcd : out STD_LOGIC_VECTOR(7 downto 0)
      );
end qcd_efsm;
```

◆ロ → ◆部 → ◆ き → ◆ き → り へ ○

FSMs VHDL (ENDIF) Ling. di descr. dell'hardware 17 / 28

gcd - codice VHDL della EFSM

◆ EFSM

```
when check =>
    if (vara=zero) or (varb=zero) or (is_x(a)) or (is_x(b)) then
      next state <= err state;
      gcd <= (others=>'0');
    else
      next_state <= test1;</pre>
    end if:
    dr <= '0' after 1 ns;
    err <= '0' after 1 ns;
when test1 =>
    if (vara = varb) then
      next_state <= output;
   else
      next state <= test2;
    end if:
    dr <= '0' after 1 ns;
    err <= '0' after 1 ns;
```

```
-- Mealy machine
-- a,b should be steady at start, any change after start is ignored
-- the error and the data redy signal are provided for one clock cycle
architecture behav of gcd_efsm is
type states is (idle,check,test1,test2,sub1,sub2,output,err_state);
signal curr_state, next_state: states;
-- next state and output logic
  p0: process (curr_state, start, a, b)
  constant zero:unsigned(7 downto 0):=(others=>'0');
  variable vara, varb: unsigned(7 downto 0);
    case curr_state is
      when idle =>
          if (start='1') then
          next state <= check;
            vara:=unsigned(a);
        varb:=unsigned(b);
        end if:
        dr <= '0' after 1 ns;
        err <= '0' after 1 ns;
```

<ロ > < 回 > < 回 > < 巨 > < 巨 > 三 の < @ **FSMs VHDL** Ling. di descr. dell'hardware

gcd - codice VHDL della EFSM

(ENDIF)

◆ EFSM

```
when test2 =>
    if (vara > varb) then
      next state <= sub1;
    else
      next_state <= sub2;</pre>
    end if:
    dr <= '0' after 1 ns;
    err <= '0' after 1 ns;
when sub1 =>
    next_state <= test1;
    vara:=vara-varb;
    dr <= '0' after 1 ns;
    err <= '0' after 1 ns;
when sub2 =>
    next_state <= test1;
    varb:=varb-vara;
    dr <= '0' after 1 ns;
    err <= '0' after 1 ns;
```

gcd - codice VHDL della EFSM




```
when output =>
          next state <= idle;
          dr <= '1' after 1 ns;
          err <= '0' after 1 ns;
          gcd <= std_logic_vector(vara);</pre>
      when err =>
          next_state <= idle;</pre>
          dr <= '0';
          err <= '1';
      -- useful when encoding
      when others =>
          next_state <= idle;</pre>
          dr <= '0' after 1 ns:
          err <= '1' after 1 ns:
      end case;
  end process p0;
  p1: process(clk) -- state update
      begin
      if (rising_edge(clk)) then
      curr state <= next state;
    end if;
    end process p1;
end architecture behav;
```

<ロ > ← □ Ling. di descr. dell'hardware

gcd - livello RTL strutturale

(ENDIF)



FSMs VHDL

Note

- L'assegnazione delle operazioni ai diversi stati é in parte arbitraria
- Ci sono margini per l'ottimizzazione sia a partire dalla descrizione behavioral che dalla FFSM
- Vedremo in seguito algoritmi di sintesi in grado di trasformare l'EFSM (RTL comportamentale) in un RTL strutturale estraendo data-path e controllo

◆ロ ト ◆ 部 ト ◆ 恵 ト ◆ 恵 ・ 夕 Q ② (ENDIF) **FSMs VHDL** Ling. di descr. dell'hardware Esercizio

Si descriva tramite FSM e poi come EFSM un contatore binario sincrono avente come ingressi un segnale di start e una parola a che rappresenta un numero binario senza segno. Non appena ricevuto il segnale di start, il contatore conta da 0 a a e poi si arresta. L'uscita z si porta a 0 a inizio conteggio e assume il valore 1 a fine conteggio.

Si consideri il caso (per la FSM) di a < 15.

(ENDIF)

◆ロ → ◆ 個 → ◆ 直 → ● ● り へ ○

Sommario

Algorithmic State Machines

1 ASM


• Si tratta di un formalismo alternativo a quello di FSM e EFSM

ASM

- Riprende il formalismo dei diagrammi di flusso usati nell'ambito del software
- utile dal punto di vista dell'implementazione del codice VHDL

(ENDIF) FSMs VHDL Ling. di descr. dell'hardware 25 / 28
ASM

ASM - blocco (stato con 2 archi uscenti)



(ENDIF) FSMs VHDL Ling. di descr. dell'hardware 26 / 28

ASM - esempio gcd

