
ò

Biundo Mattia 04/10/2022

1) Schema



2) Tavola di Verità

D0	D1	D2	RPar	Check1	Check2	ERR
0	0	0	0	0	0	0
0	0	0	1	1	0	1
0	0	1	0	1	0	1
0	0	1	1	0	0	0
0	1	0	0	0	1	1
0	1	0	1	1	1	0
0	1	1	0	1	1	0
0	1	1	1	0	1	1
1	0	0	0	0	1	1
1	0	0	1	1	1	0
1	0	1	0	1	1	0
1	0	1	1	0	1	1
1	1	0	0	0	0	0
1	1	0	1	1	0	1
1	1	1	0	1	0	1
1	1	1	1	0	0	0

3) Espressioni:


Check1 =
$$(RP_{ar} + D_2) * NOT(RP_{ar} * D_2)$$

Check2 = NOT
$$(D_1 * D_0) * (D_0 + D_1)$$


4) Espressione nella forma EXOR:

$$ERR = Check1 \bigoplus Check2$$

5) Schema della rete composta di soli EXOR



6) Diagramma Temporale:



7) Commenti:

Confrontando le due simulazioni (quella con errore e quella senza), possiamo notare che l'alterazione dei bit Rpar e D1 ha alterato la parità che si vuole ottenere con questo circuito, facendo risultare in entrambi i casi alterati l'errore.