

Análise dos Impactos na Memória Cache

Mauricio Knabben

Curso de Engenharia de Software – Universidade de Caxias do Sul

Disciplina: Fundamentos de Arquitetura de Computadores

1. PROGRAMA DE SIMULAÇÃO

O simulador de memória cache foi desenvolvido em C# (.NET) e está disponível no repositório: <https://github.com/MauKnabbenOfficial/CacheSimulator>.

O programa implementa um simulador de memória cache configurável que processa sequências de acessos à memória (leituras e escritas em endereços de 32 bits) e computa métricas de desempenho como taxa de acerto, tempo médio de acesso (AMAT) e número de acessos à memória principal. A seguir descrevem-se as principais estruturas de dados e algoritmos empregados.

1.1 Estruturas de Dados

A estrutura central é a classe *CacheEngine*, que mantém um vetor de conjuntos (*CacheSet[]*), cada um com um número de vias igual ao grau de associatividade. Cada linha da cache (*CacheLine*) armazena: bit de validade (*Valid*), tag de identificação (*Tag*), bit de sujeira (*Dirty*) e contador de tempo (*LruTime*) para suporte ao algoritmo LRU [1]¹⁶³.

A decomposição de endereços é realizada por *CacheConfig*, que expõe $OffsetBits = \log_2(BlockSize)$, $IndexBits = \log_2(NumSets)$ e $TagBits = 32 - IndexBits - OffsetBits$, e os métodos *GetOffset()*, *GetIndex()* e *GetTag()* para extração de cada campo [2]⁸³.

1.2 Mapeamento de Endereços

O mapeamento adota o esquema associativo por conjuntos (*set-associative*). O método *Locate()* retorna o conjunto e a tag para dado endereço. Com $NumSets = 1$ o mapeamento é totalmente associativo; com $Associativity = 1$ é direto [2]⁸³.

1.3 Algoritmos de Substituição

O simulador implementa LRU (*Least Recently Used*), que evicta a linha com menor *LruTime*, e Aleatória (*Random*), que seleciona aleatoriamente entre as vias válidas. As políticas são encapsuladas

em classes distintas seguindo o padrão de estratégia, facilitando a extensão [1]¹⁶³.

1.4 Política de Escrita

Em *write-through*, toda escrita em acerto é imediatamente propagada para a MP; em miss, a escrita vai direto à MP sem alocar linha (*no-write-allocate*). Em *write-back*, acertos de escrita marcam o *dirty bit*; o flush ocorre apenas na evicção da linha suja, com alocação em miss de escrita (*write-allocate*) [3]⁴².


1.5 Principais Funções

As funções de análise automática estão na classe estática *BatchAnalysis*, com os cinco métodos do trabalho. A classe *SimulationStats* acumula contadores de acertos e misses de leitura/escrita e de acessos à MP, calculando o AMAT pela fórmula $AMAT = T_{hit} + (1 - hit_rate) \times T_{MP}$ [1]¹⁴⁰.

2. IMPACTO DO TAMANHO DA CACHE

Este experimento avalia o efeito do número de linhas da cache sobre o desempenho do sistema. Os parâmetros fixados são apresentados na Tabela 1 (Anexo A): tamanho do bloco de 128 bytes, política de escrita *write-through*, algoritmo de substituição LRU e associatividade de 4 vias. O parâmetro variado é o número de linhas, iniciando em 8 (1 KB) e dobrando até que a variação na taxa de acerto seja inferior a 0,5% por dois passos consecutivos. Os resultados completos constam na Tabela 2 (Anexo A).

Figura 1 – Taxa de acerto e AMAT em função do tamanho da cache.



Os resultados da Tabela 2 demonstram que a taxa de acerto cresce expressivamente com o aumento da cache, passando de 43.0% com 1 KB para 87.9% com 16 KB, estabilizando-se a partir desse ponto. Esse comportamento é explicado pelo princípio da localidade temporal e espacial: caches maiores retêm mais blocos recentemente acessados, reduzindo as falhas de capacidade (


capacity misses) [1]¹⁴⁸. O ponto de inflexão ocorre entre 4 KB (59.0%) e 8 KB (81.9%), indicando que a carga de trabalho possui um conjunto de trabalho de aproximadamente 8 KB.

A estabilização em 87.92% para caches de 16 KB ou mais indica que as falhas remanescentes são predominantemente compulsórias (*cold misses*), inerentes ao primeiro acesso a cada bloco e não eliminadas pelo simples aumento da cache [2]¹⁰³. Nesse patamar, as leituras na MP caem para 40 acessos e o AMAT converge para 11.25 ns, enquanto as 6144 escritas permanecem constantes, determinadas pela política *write-through* e independentes do tamanho da cache.

3. IMPACTO DO TAMANHO DO BLOCO

Este experimento avalia o efeito do tamanho do bloco sobre o desempenho da cache. Os parâmetros fixados são (Tabela 3, Anexo A): cache de 8 KB, política de escrita *write-through*, algoritmo de substituição LRU e associatividade de 2 vias. O parâmetro variado é o tamanho do bloco, de 8 a 4096 bytes. Os resultados constam na Tabela 4 (Anexo

Figura 2 – Taxa de acerto e AMAT em função do tamanho do bloco.



Os resultados indicam que o melhor desempenho ocorre com blocos de 8 bytes (taxa de acerto de 84.83%, AMAT de 13.10 ns). A partir desse ponto, o aumento do tamanho do bloco reduz a taxa de acerto progressivamente, atingindo 56.0% com blocos de 4096 bytes. Com cache de tamanho fixo, blocos maiores reduzem o número de linhas


disponíveis, elevando as falhas de conflito e de capacidade [1]¹⁵⁵.

Além disso, com blocos excessivamente grandes, a penalidade por miss cresce proporcionalmente ao volume de dados transferidos da MP. Conforme Hennessy e Patterson [2]⁹⁶, existe um tamanho ótimo de bloco para cada combinação de carga de trabalho e tamanho de cache, determinado pelo equilíbrio entre aproveitamento da localidade espacial e custo de transferência por miss.

4. IMPACTO DA ASSOCIATIVIDADE

Este experimento avalia como o grau de associatividade influencia o desempenho da cache. Os parâmetros fixados são (Tabela 5, Anexo A): bloco de 128 bytes, política de escrita *write-back*, algoritmo de substituição LRU e cache de 8 KB (64 linhas). O grau de associatividade varia de 1 a 64 vias. Os resultados constam na Tabela 6 (Anexo A).

Figura 3 – Taxa de acerto e AMAT em função da associatividade.



Os resultados mostram que o aumento da associatividade de 1 via (74.96%) para 4 vias (92.93%) reduz progressivamente as falhas de conflito (*conflict misses*) [1]¹⁵⁷. O comportamento anômalo em 8 vias (89.93%) resulta da interação entre LRU e o padrão de acesso nesta configuração de conjuntos. A partir de 16 vias, a taxa estabiliza em 99.91%, com AMAT de 4.05 ns [2]⁸⁸.


O ganho da associatividade é decrescente: a maior parte do benefício é obtida ao passar de 1 para 2 vias; incrementos subsequentes trazem retornos progressivamente menores. Caches com alta associatividade também apresentam maior complexidade de hardware e podem aumentar o tempo de acerto (*hit time*), pois exigem a comparação simultânea de múltiplas tags [3]⁴⁸.

5. IMPACTO DA POLÍTICA DE SUBSTITUIÇÃO

Este experimento investiga o efeito da política de substituição sobre o desempenho da cache. Os parâmetros fixados são (Tabela 7, Anexo A): bloco

de 128 bytes, política de escrita *write-through* e associatividade de 4 vias. O tamanho da cache varia de 16 a 512 linhas, com as políticas LRU e Aleatória avaliadas em paralelo. Os resultados constam na Tabela 8 (Anexo A).

Figura 4 – Taxa de acerto e AMAT: LRU vs. substituição aleatória.




A política LRU baseia-se na hipótese de que blocos recentemente acessados têm maior probabilidade de reutilização futura, explorando o princípio da localidade temporal [1]¹⁶³. Os resultados demonstram que, com cache suficientemente grande para cobrir o conjunto de trabalho, as duas políticas convergem para a mesma taxa de acerto. Entretanto, nos pontos intermediários a política aleatória supera levemente o LRU, fenômeno observável em cargas com padrões de acesso cíclicos que desfavorecem o critério de recência.

A política aleatória, embora não faça uso de informação histórica de acesso, apresenta desempenho comparável ao LRU em cargas com distribuição uniforme e é frequentemente adotada em implementações de hardware por sua baixa complexidade de circuito [1]¹⁶³. Conforme Tanenbaum e Austin [3]⁴⁰, a escolha da política de substituição deve considerar o perfil de acesso da carga de trabalho e as restrições de implementação.

6. LARGURA DE BANDA DA MEMÓRIA

Este experimento analisa o tráfego entre cache e memória principal em 8 configurações distintas, combinando cache de 8/16 KB, blocos de 64/128 bytes e associatividade de 2/4 vias, com as políticas *write-through* e *write-back* avaliadas em cada combinação. O algoritmo de substituição é LRU em todos os casos. Os resultados constam nas Tabelas 9 e 10 (Anexo A).

Figura 5 – Leituras e escritas na MP: Write-Through vs. Write-Back.



Os resultados evidenciam que a política *write-through* mantém 6144 escritas na MP em todas as configurações testadas, pois toda operação de escrita em acerto é imediatamente propagada [1]¹⁶⁴. Em contraste, a política *write-back* produz entre 0 e 1023 escritas, pois a propagação ocorre apenas na evicção de linhas sujas [2]⁹³.

No quesito leituras, a política *write-back* gera mais acessos de leitura na MP nas configurações com menor taxa de acerto, em razão da alocação em caso de miss de escrita (*write-allocate*). Isso evidencia o *trade-off* entre consumo de largura de banda de escrita e de leitura. A escolha entre as políticas deve considerar o perfil de escritas da aplicação e a disponibilidade de largura de banda do barramento [3]⁴².

7. AVALIAÇÃO GLOBAL

A análise conjunta dos cinco experimentos permite identificar os fatores de maior influência sobre o desempenho da memória cache. O tamanho da cache demonstrou ser o parâmetro dominante: a taxa de acerto cresceu de 43,0% (1 KB) para 87,9% (16 KB), evidenciando que a carga de trabalho possui um conjunto de trabalho de aproximadamente 16 KB. Esse resultado corrobora a afirmação de Stallings [1]¹⁴⁸ de que o tamanho da cache é o principal determinante das falhas de capacidade.

O tamanho do bloco apresentou relação inversamente proporcional à taxa de acerto nesta carga de trabalho: blocos menores (8–16 bytes) maximizaram a taxa de acerto ao preservar o maior número de linhas disponíveis na cache de 8 KB. Conforme Hennessy e Patterson [2]⁹⁶, o tamanho ótimo de bloco depende do padrão de localidade espacial; em cargas com acessos sequenciais, blocos maiores tendem a ser mais eficientes.

O grau de associatividade mostrou ganhos decrescentes, com o salto mais expressivo de 1 para 2 vias. Quanto às políticas de substituição, LRU e Aleatória convergiram após estabilização. Por fim, a política *write-back* reduziu substancialmente as

escritas na MP em relação ao *write-through*. Conforme Tanenbaum e Austin [3]⁴², a escolha das políticas deve equilibrar consistência, latência e largura de banda.

De modo geral, os experimentos confirmam que a hierarquia de memória deve ser dimensionada de forma holística, pois a interação entre todos os parâmetros determina o comportamento emergente do sistema. A simulação computacional demonstrou-se uma ferramenta eficaz para explorar esse espaço de projeto antes da implementação em hardware [2]⁸⁰.

REFERÊNCIAS

- [1] W. Stallings, Arquitetura e organização de computadores: projetando com foco em desempenho, 11. ed. Porto Alegre: Grupo A, 2024. E-book.
- [2] J. L. Hennessy e D. A. Patterson, Arquitetura de computadores: uma abordagem quantitativa. Rio de Janeiro: GEN LTC, 2019. E-book ISBN 9788595150669.
- [3] A. S. Tanenbaum e T. Austin, Organização estruturada de computadores, 6. ed. São Paulo: Pearson, 2013.

ANEXO A – TABELAS DE PARÂMETROS E RESULTADOS

Análise 1 – Impacto do Tamanho da Cache

Tabela 1 – Parâmetros fixos da Análise 1.

Parâmetro	Valor
Tamanho do Bloco	128 bytes
Política de Escrita	write-through
Algoritmo de Substituição	LRU
Associatividade	4 vias

Tabela 2 – Resultados da Análise 1 (variável: tamanho da cache).

Tamanho da Cache (KB)	Taxa de Acerto	AMAT (ns)	Leituras MP	Escritas MP
1.0 KB	43.00%	38.20	23040	6144
2.0 KB	47.00%	35.80	20993	6144
4.0 KB	58.98%	28.61	14859	6144
8.0 KB	81.93%	14.84	3106	6144
16.0 KB	87.92%	11.25	40	6144
32.0 KB	87.92%	11.25	40	6144
64.0 KB	87.92%	11.25	40	6144

Análise 2 – Impacto do Tamanho do Bloco

Tabela 3 – Parâmetros fixos da Análise 2.

Parâmetro	Valor
Tamanho da Cache	8 KB
Política de Escrita	write-through
Algoritmo de Substituição	LRU
Associatividade	2 vias

Tabela 4 – Resultados da Análise 2 (variável: tamanho do bloco).

Tamanho do Bloco	Taxa de Acerto	AMAT (ns)	Leituras MP	Escritas MP
8 B	84.83%	13.10	1621	6144
16 B	84.83%	13.10	1621	6144
32 B	81.84%	14.90	3154	6144
64 B	80.90%	15.46	3633	6144
128 B	78.94%	16.64	4639	6144
256 B	74.97%	19.02	6673	6144
512 B	67.99%	23.21	10245	6144
1024 B	64.00%	25.60	12288	6144
2048 B	64.00%	25.60	12288	6144
4096 B	56.00%	30.40	16384	6144

Análise 3 – Impacto da Associatividade

Tabela 5 – Parâmetros fixos da Análise 3.

Parâmetro	Valor
Tamanho do Bloco	128 bytes
Política de Escrita	write-back
Algoritmo de Substituição	LRU
Tamanho da Cache	8 KB (64 linhas)

Tabela 6 – Resultados da Análise 3 (variável: associatividade).

Associatividade	Taxa de Acerto	AMAT (ns)	Leituras MP	Escritas MP
1-way	74.96%	19.03	12822	2046
2-way	87.94%	11.24	6176	1023
4-way	92.93%	8.24	3621	511
8-way	89.93%	10.04	5154	1022
16-way	99.91%	4.05	44	0
32-way	99.91%	4.05	44	0
64-way	99.91%	4.05	44	0

Análise 4 – Impacto da Política de Substituição

Tabela 7 – Parâmetros fixos da Análise 4.

Parâmetro	Valor
Tamanho do Bloco	128 bytes
Política de Escrita	write-through
Associatividade	4 vias

Tabela 8 – Resultados da Análise 4 (LRU vs. Aleatória).

Tam. Cache (KB)	Hit LRU	AMAT LRU (ns)	Hit Aleat.	AMAT Aleat. (ns)
2.0 KB	47.00%	35.80	48.68%	34.79
4.0 KB	58.98%	28.61	66.90%	23.86
8.0 KB	81.93%	14.84	84.26%	13.45
16.0 KB	87.92%	11.25	87.92%	11.25
32.0 KB	87.92%	11.25	87.92%	11.25
64.0 KB	87.92%	11.25	87.92%	11.25

Análise 5 – Largura de Banda da Memória

Tabela 9 – Parâmetros fixos da Análise 5.

Parâmetro	Valor
Algoritmo de Substituição	LRU
HitTime	4 ns
Tempo de Acesso à MP	60 ns

Tabela 10 – Resultados da Análise 5 (Write-Through).

Cache	Bloco	Assoc.	Taxa de Acerto	Leituras MP	Escritas MP
8KB	64B	2-way	80.90%	3633	6144
8KB	64B	4-way	82.90%	2611	6144

Cache	Bloco	Assoc.	Taxa de Acerto	Leituras MP	Escritas MP
8KB	128B	2-way	78.94%	4639	6144
8KB	128B	4-way	81.93%	3106	6144
16KB	64B	2-way	87.89%	56	6144
16KB	64B	4-way	87.89%	56	6144
16KB	128B	2-way	85.93%	1062	6144
16KB	128B	4-way	87.92%	40	6144

Tabela 11 – Resultados da Análise 5 (Write-Back).

Cache	Bloco	Assoc.	Taxa de Acerto	Leituras MP	Escritas MP
8KB	64B	2-way	89.90%	5170	1023
8KB	64B	4-way	93.89%	3126	511
8KB	128B	2-way	87.94%	6176	1023
8KB	128B	4-way	92.93%	3621	511
16KB	64B	2-way	94.89%	2615	1023
16KB	64B	4-way	94.89%	2615	511
16KB	128B	2-way	92.93%	3621	1023
16KB	128B	4-way	94.92%	2599	511