
Trabajo Práctico N° 2

Polarización y Etapa Amplificadora Básica

Alumno: MUGNI, Juan Mauricio

1. Para la siguiente figura encontrar el valor que debe tener $W_{0,1}$ para obtener $I_{D1} = I_{REF} \pm 1\,\%$ con:




$$\begin{array}{l} L_0 \! = \! L_1 \! = \! 0.15 \, \mu m \\ W_0 \! = \! W_1 \! = \! 4.2 \, \mu m & \leftarrow \\ I_{REF} \! = \! 200 \, \mu \, A \\ R \! = \! 4.5 \, k \, \Omega \\ V_{DD} \! = \! 1.8 \, V \end{array}$$

¿De qué depende el error entre la referencia y la copia de corriente?¿Por qué?

El error depende de la pendiente de la curva $I_D vs V_{DS}$. Para un canal corto $\frac{1}{ro}$ es mayor, que para uno canal largo. Los transistores tienen punto de operación diferentes.


mayor, que para uno canal largo. Los transistores tienen punto de operación diferentes. Entonces aumentando el canal obtenemos un menor error entre la referencia y la copia, ya que tenemos una pendiente menos pronunciada. En otras palabras, para distintos valores de $V_{\rm DS}$, la $I_{\rm D}$ se mantiene.



La copia debe ser sin escaleo, entonces las relaciones ser las mismas.

 $\frac{W}{L}$ de ambos transistores deben

2. Con el mismo tamaño de transistores obtenidos en el ejercicio anterior implementar el circuito de la siguiente figura.



$$I_{REF} = 200 \,\mu A$$

$$L_0 = L_1 = L_2 = L_3 = 0.15 \,\mu m$$

$$W_0 = W_1 = W_2 = W_3 = 4.2 \,\mu m \leftarrow V_1 = 0.6 \,V$$


 $V_2 = 0.9 V$ $V_3 = 1.2 V$

 $V_{DD}^{3} = 1.8 V$

Indicar para los tres MOS (M_1 , M_2 , M_3)

	1 (1, 2, 3)			
		M_{1}	M_2	M_3
	$I_D[\mu A]$	225.6	199.9	173.4
	$\begin{array}{c} \text{Overdrive} \\ V_{\textit{GS}} - V_{\textit{TH}}[V] \end{array}$	0.1866	0.1866	0.1865
	$V_{DS}[V]$	1.2	0.9	0.6
	$V_{\mathit{TH}}[V]$	0.7141	0.7141	0.7142


Captura de pantalla del simulador con los valores obtenidos anteriormente:



¿Qué parámetros de los MOS cambiaría para minimizar el error entre las copias de corriente?¿Por qué?

Para disminuir el error, aumentaría la relación de aspecto ($\frac{W}{L}$).

Captura de pantalla del simulador cambiando los valores de L y W, ambos parámetros se multiplicaron por dos: $L_0=L_1=L_2=L_3=0.3\,\mu$ m $W_0=W_1=W_2=W_3=8.4\,\mu$ m



	M_{1}	M_2	M_3
$I_D[\mu A]$	210.1	201.2	190.4
$\begin{array}{c} \text{Overdrive} \\ V_{\textit{GS}} - V_{\textit{TH}}[V] \end{array}$	0.2252	0.223	0.2208
$V_{DS}[V]$	1.2	0.9	0.6
$V_{\mathit{TH}}[V]$	0.6371	0.6393	0.6415


Demostrar en el simulador que ese cambio mejora el error. Sólo demostrar la tendencia de que minimiza el error, no se solicita un valor determinado.

La corriente de referencia es $200 \mu A$ y antes de modificar la relación $\frac{W}{L}$, se utilizaron

los valores del punto anterior. Podemos ver las corrientes antes obtenidas en la primer tabla. Cuando multiplicamos el W y el L por dos (la relación sigue constante), la corriente copiada se parece más a la de referencia y el error entre las corrientes disminuyó al 5%. Todos los transistores se verifican que estan saturados para los calculos realizados haciendo:


$$V_{DS} > V_{GS} - V_{TH}$$

3. a)Repetir el ejercicio 2 para la configuración cascodo de la siguiente figura:



$$\begin{split} I_{REF} &= 200 \,\mu\,A \\ V_{DD} &= 1.8 \,V \\ L_0 &= L_2 = L_4 = L_6 = 0.9 \,\mu\,m \\ L_1 &= L_3 = L_5 = L_7 = 0.15 \,\mu\,m \\ W_0 &= W_2 = W_4 = W_6 = 3.4 \,\mu\,m \quad \leftarrow \\ W_1 &= W_3 = W_5 = W_7 = 8.4 \,\mu\,m \quad \leftarrow \end{split}$$

Captura de pantalla del simulador con los valores obtenidos anteriormente:



¿En que proporción mejoró el error de copia de cada rama?¿Por qué?

Analizando de izquierda a derecha, en la primer rama el error de la corriente es del 0.75% En la rama del medio, el error es del 2.55%. Y en la última, del 6.95%.


Podemos ver que el error disminuyó con respecto al ejercicio anterior, para las dos primeras ramas.

La mejora en la copia es gracias al cascodo, ya que aporta una alta impedancia.

¿En todas las ramas mejoró? Si/No ¿Por qué?


El error no mejoró en todas las ramas porque cada una presenta distintas caídas de tensión por la fuente que se encuentra en la parte superior. Entonces, los transistores de la última etapa no tienen sufiente tensión para trabajar en la región de saturación. $V_{DS} < V_{TH}$

b) La topología *wide swing cascode* de la siguiente figura permite mejorar la polarización del circuito anterior.



$$\begin{split} I_{REF} &= 200 \, \mu \, A \\ V_{DD} &= 1.8 \, V \\ L_2 &= L_4 = 0.9 \, \mu \, m \\ L_1 &= L_3 = L_5 = 0.15 \, \mu m \\ L_0 &= 0.15 \, \mu m \\ W_0 &= 1 \, \mu m \quad \leftarrow \\ W_2 &= W_4 = 10 \, \mu m \quad \leftarrow \\ W_1 &= W_3 = W_5 = 10 \, \mu m \quad \leftarrow \\ W_D &= 30 \, \mu m \quad \leftarrow \\ L_D &= 3 \, \mu m \quad \leftarrow \end{split}$$

Captura de pantalla del simulador con los valores obtenidos anteriormente:



¿En que proporción mejoró el error de copia con respecto al ejercicio anterior? El error de copiado con respecto al ejercicio anterior, analizando la última rama; disminuyó del 6.95% al 1.01%.

¿Por qué?

Porque la tensión de saturación V_{DS37} (punto marcado con rojo) es $2V_{overdrive}$. Mientras que la tensión del mismo punto en la configuración cascodo es $2V_{overdrive} + V_{Th}$.


¿En que región de operación trabaja M_0 ?

El transistor $M_{\rm 0}$ opera por encima de la tensión umbral. Trabaja en la región de saturación, ya que $V_{\rm DS}{>}V_{\rm Th}$

4. Diseñar los valores de W de la siguiente figura para cumplir con $V_3 = V_4 = V_5 = 0.9 V \pm 1\%$, con un error de corriente menor a 1% de su valor nominal. Los valores del circuito son:

$$\begin{split} L_0 &= L_1 \! = \! L_4 \! = \! 0.15 \, \mu \, m \\ L_2 &= \! L_3 \! = \! L_5 \! = \! 0.3 \, \mu m \\ I_{REF} \! = \! 200 \, \mu \, A \\ W_1 \! = \! W_0 \\ W_2 \! = \! W_3 \\ V_{bn} \! \approx \! V_{bp} \! \approx \! 1.8 \, V \\ V_{DD} \! = \! 1.8 \, V \end{split}$$

Medir los valores de $~I_{\scriptscriptstyle D1}~$, $~I_{\scriptscriptstyle D3}~$, $~I_{\scriptscriptstyle D4}~$, $~I_{\scriptscriptstyle D5}~$ para $~V_{\scriptscriptstyle DD}$ =1.8 $V\pm10\,\%$



¿Qué valores deben tomar I_{D1} , I_{D3} , I_{D4} , I_{D5} ? Los valores que deben tomar las corrientes son los siguientes:

$$I_{D3} = \frac{V_3}{R_1} = 200 \,\mu A$$
 $I_{D4} = \frac{V_4}{R_2} = 2 \,mA$ $I_{D5} = \frac{V_5}{R_3} = 20 \,mA$

Tener en cuenta que se busca mantener la relación de aspecto entre $\ M_{\scriptscriptstyle 0}$, $\ M_{\scriptscriptstyle 1}$, $\ M_{\scriptscriptstyle 2}$ y

$$M_3$$
 . Se comenzó cambiando $W_0 = W_1$ y $W_2 = W_3 = \frac{W_{0,1}}{L_{0,1}}L_{2,3}$


Podemos ver que I_{D3} toma el mismo valor que la corriente de referencia I_{REF} . Entonces W_{M1} debe ser igual a W_{M0} . El transistor M_2 y M_3 copian nuevamente la corriente, por lo que $W_{M2} = W_{M3}$. Para el valor de L, se utilizan los dados por el problema.

Para la rama de I_{D4} la corriente es diez veces la de referencia ($I_{D4}=10\,I_{REF}$) entonces, $W_{D4}=10\,W_0$. Aquí se utiliza un multiplicador para colocar diez transistores en paralelo, cada uno de $W_{D4,1}=...=W_{D4,10}=W_0$

Para la rama de I_{D5} la corriente es cien veces la de referencia ($I_{D5}=100\,I_{REF}$). Como en realidad esta copiando I_{D1} que es igual a I_{REF} desde el transistor M_2 , el ancho del canal se calcula como $W_{D5}=100\,W_2$. Se utiliza nuevamente un multiplicador para colocar cien transistores en paralelo, cada uno de $W_{D5,1}=...=W_{D5,100}=W_2$

Para este ejercicio se tuvo en cuenta el "multiplicador". De esta forma se logra reducir el tamaño de los transistores, y que tengan un tamaño más proporcional entre sí. Además, el simulador no permite colocar transistores con W>100.

Los valores de la simulación obtenidos son los siguientes:



 M_{5} representa cien transistores en paralelo.

 $M_{\scriptscriptstyle 4}$ representa cien transistores en paralelo, ya que con diez no se llegaba al error solicitado.


 $M_{\rm 0}$, $M_{\rm 1}$, $M_{\rm 2}$ y $M_{\rm 3}$ representan cuatro transistores, se aprecia una disminución del error al agregar transistores en paralelo.

Según la simulación las copias de corriente en cada rama, cumplen con las especificaciones. Por ende las tensiones en las resistencias también.

5. Para el siguiente circuito, encontrar los valores de W_0 y W_1 para cumplir con:

$$V_1 = 0.9 V$$

 $I_1 = 200 \mu A \pm 1 \%$



Datos:

$$I_{REF} = 200 \,\mu\,A$$


$$L_0 = L_1 = 0.3 \,\mu\,m$$

$$V_{DD} = 1.8 \,V$$

$$V = 40 \,mV$$

$$f = 50 \,MHz$$

Con un valor $W_0 = W_1 = 6.5 \mu m$ obtenemos los siguientes resultados:



Realizar simulaciones transient y AC (Respuesta en frecuencia). Anotar los valores de $~A_{\rm v}~$, $~V_{\rm DSsat}~$, $~g_{\rm m}~$ y $~g_{\rm ds}~$.

Los valores obtenidos son:

$$\begin{split} &V_{DSsat} = 0.2188[V] \\ &g_m = 0.001259[S] \\ &g_{ds} = 2.691\text{e}-05[S] \\ &A_v = -g_m(R//r_o) = -g_m(R//\frac{1}{g_{ds}}) = -5.0535[veces] = 14.072[dB] \end{split}$$

Reportar las señales de entrada y salida en el tiempo y el diagrama de bode (magnitud y fase).

Señal en el tiempo de entrada y salida:





Diagrama de Bode, magnitud (Rojo), fase (Azúl):



Con la señal de salida en el tiempo podemos verificar la ganancia en veces, y con la magnitud del diagrama de Bode, la ganancia en dB.

Cambiar el valor de V a $150 \, mV$ y repetir el ejercicio.

Los valores obtenidos son:

$$V_{DSsat} = 0.2188[V]$$

 $g_m = 0.001259[S]$

$$q_{m} = 0.001259[S]$$

$$g_{ds} = 2.691 \text{e-}05[S]$$

$$A_v = -g_m(R//r_o) = -g_m(R//\frac{1}{g_{ds}}) = -5.0535[veces] = 14.072[dB]$$

Señal en el tiempo de entrada y salida:






Diagrama de Bode, magnitud (Rojo), fase (Azúl):



6. En el circuito anterior reemplazar la carga resistiva por una carga diodo PMOS (LVT) con $L_p = 0.35\,\mu m$. Determinar el valor de W_p para $V_{out,DC} = 0.9\,V \pm 5\,\%$. Reportar A_v , g_{m1} , g_{m2} y las mismas gráficas que el ejercicio anterior.




Manteniendo los siguietes valores, antes calculados:

$$L_0 = L_1 = 0.3 \,\mu m$$

 $W_0 = W_1 = 6.5 \,\mu m$

Se obtiene $W_p = 6.4 \mu m$ para $V_{out,DC} = 0.9 V \pm 5\%$ El circuito simulado se muesta a continuación:



Los valores obtenidos son:

 $V_{DSsat\,1}=0.2188[V]$

 $g_{m1} = 0.001259[S]$

 g_{ds1} =2.695e-05[S]

 $V_{DSsat2} = 0.5195[V]$ $g_{m2} = 0.0006002[S]$

 g_{ds2} =6.462e-05[S]



Diagrama de Bode, magnitud (Rojo), fase (Azúl):

