
第一個實驗:實作 8bit 加法器

Carry Computation



將 carry 實現

```
module mod_4(output [3:0]Sum , output C4 , input [3:0]A,input [3:0] B ,input C0);

wire C1,C2,C3;

wire P0,G0,P0C0;

sor(P0,A[0],B[0]);

and(G0,A[0],B[0]);

and(P0C0,C0,P0);

or(C1,P0C0,G0);

wire G1,P1,P1G0,P1POC0;

and(G1,A[1],B[1]);

xor(P1,A[1],B[1]);

and(P1G0,P1,G0);

and(P1G0,P1,G0);

wire G2,P2,P2G1,P2P1G0,P2P1POC0;

wire G2,P2,P2G1,P2P1G0,P2P1FOC0;

and(G2,A[2],B[2]);

xor(P2,A[2],B[2]);

and(P2G1,P2,G1);

and(P2F1G0,P2,P1,G0);

and(P2F1G0,P2,P1,G0);

and(P2F1G0,P2,P1,G0);

and(P3F1F0C0,P2,P1,F0,C0);

or(C3,G2,P2G1,P2F1G0,P2P1FOC0);

wire G3,F3,P3G2,P3F2G1,F3F2P1G0,P3F2P1FOC0;

and(G3,A[3],B[3]);

xor(F3,A[3],B[3]);

and(P3F2F1G0,F3,P2,G1);

and(P3F2F1G0,F3,P2,F1,G0);

and(P3F2F1G0,F3,P2,F1,G0);

and(P3F2F1G0,F3,P2,F1,G0);

and(P3F2F1G0,F3,P2,F1,G0);

and(P3F2F1G0,F3,P2,F1,G0);

and(P3F2F1F0C0,F3,P2,P1,F0,C0);

or(C3,G3,R3G2,P3F2G1,P3F2F1G0,F3F2F1FOC0);

xor(Sum[0],P0,C0);

xor(Sum[1],P1,C1);

xor(Sum[2],P2,C2);

xor(Sum[3],F3,C3);

sendmodule
```

此為 4bit 的加法器


因此需要合併兩個 4bit 加法器

```
62 module mod_8(output [7:0]Sum , output C8 , input [7:0]A,input [7:0]B ,input C0);
63 wire C4;
64 mod_4 low(Sum[3:0],C4,A[3:0],B[3:0],C0);
65 mod_4 high(Sum[7:4],C8,A[7:4],B[7:4],C4);
66
67 endmodule
68
```




由此實現 8bit adder with Carry Lookahead

第二個實驗:實現 BCD 加法器



因為一個 BCD 碼是 4bit,因此可以使用前一個實驗的加法器

重點在判斷這個數字是否大於9



我這次使用的是 DataFlow_Modeling

```
module mod(input [3:0]A0,input [3:0]A1,input [3:0]B0,input [3:0]B1,output [3:0]C0,output [3:0]C1,output C2,input PQ);

wire add0;

wire add2;

wire add3;

wire ca0,ca1,co1;

wire ca2,ca3,cn2;

wire [3:0]CY;

wire [3:0]CW;

wire [3:0]CW;

wire [3:0]CW;

wire [3:0]CW,6;

wire add2;

wire add2;

wire add3;

wire add3;
```

所以使用 assign 語法

判斷大於 9 時 assign 數字 6(line 76.84)

小於 10 時 assign 數字 0

再將數字跟剛剛 assign 數字相加,得到該位的數字

Name	Value		Total Control Control		992 ns	the order of the	200000	
		Traffic	990 ns	991 ns		993 ns	994 ns	1995 ns
▶ 🎇 C0[3:0]	0						0	
▶ ■ C1[3:0]	2						2	
Va c₂	1	i						
▶ ■ A0[3:0]	7						7	
▶ S A1[3:0]	2						2	
▶ ■ B0[3:0]	3						3	
▶ 👹 B1[3:0]	9						9	
1 ₽0	0							

實作 BCD 加法器

學到幾個新知識:

- 1. wire 可以陣列宣告
- 2. reg 只能在 Behavior Modeling 中使用
- 3. dataflow的 assign 可以
 - assign 的值也可以用大括弧來串聯 bit。

這樣指定數字..

參考來源:

1. https://hackmd.io/@dppa1008/BJWS5_B_G?type=view