#### 今天利用 3 種方式實驗數位電路驗證

第一個實驗是使用 minterm, maxterm 的方式來找回原本的邏輯電路

#### 歸納 minterm:

想辦法將各個 input(包含 invert 反轉)and 運算後產出 1

各個 minterm 合併利用 or

#### 歸納 maxterm:

想辦法將各個 input(包含 invert 反轉)or 運算後產出 0

### 各個 maxterm 合併利用 and

### 以 Verilog 實現

在使用 testbench 時遇到了一些狀況:

```
46
        initial begin
47
            // Initialize Inputs
48
            18
49
           for (w = 0 ; w \le 1 ; w=w+1) begin
50
               for (x = 0 ; x <= 1; x = x + 1) begin
51
52
                   for (y = 0; y \le 1; y=y+1) begin
53
                      for (z = 0 ; z <= 1 ; z = z+1) begin
                          #50;
54
55
                      end
                  end
56
57
               end
58
           end
            */
59
60
```


本來想要使 for 迴圈來模擬各個 Input 狀況 但模擬出來的結果只有迴圈內層的 Z 有震盪的情況 詢問教授的結果

應該是 for 迴圈內不行同時為 1.for 迴圈操縱的變數 2.input 的變數

指定其他的變數後狀況還是一樣,無法得到理想上的輸出 再次詢問教授後,教授有提到硬體描述語言的同步特性與 C 語言一條一條執行 上是有差異,以後會在教 testbench 的其他用法 所以以後的狀況還是乖乖把 input 的資料寫入

```
60
        w=0;
61
62
        x=0;
63
        y=0;
64
         z=0;
         #50;
65
66
67
        w=0;
69
         x=0;
70
         y=0;
71
         z=1;
72
         #50;
73
74
         w=0;
         x=0;
76
77
         y=1;
```

乖乖的打出 testbench 測試 Input



正常的輸出 F1=F2


## 第二個實驗 使用的是 structural level 的模擬

```
8 // Module Name:
                      veriloga
 9 // Project Name:
10 // Target Devices:
11 // Tool versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
17 // Revision 0.01 - File Created
18 // Additional Comments:
19 //
21 module veriloga(output O1,output O2,output O3,output O4,input x,input y ,input z);
22 wire Ol_A;
23 nor(Ol_A,x,y);
      nor(01,01_A,z);
24
25
26 wire Ol_C;
27 nor(Ol_C,y,x);
     nor(02,01_C,z);
28
29
     wire 02_A;
nor(02_A,x,y);
nor(03,02_A,z);
30
31
32
33
34
      wire 02 C;
35
      nor (02_C, y, z);
36
      nor (04,02 C,x);
37
38 endmodule
```

本來想利用 equivalence 方式檢查是否等式左邊等於等式右邊 但我不知道怎麼用 structural level 的方式表示,所以使用 nor 後在使用 not 詢問助教後可以使用 xnor 以檢查左式是否相等右式

```
"......
// Imputs
reg %;
reg %;
reg %;
                // Outputs
wire OI;
wire OZ;
wire OZ;
wire OZ;
                // Instantiate the Unit Under Test (URY)
verilogs unt {
    .01(01),
    .02(02),
    .03(03),
    .04(04),
    .x(x),
    .y(y),
    .x(x)
};
                initial begin
// Initialize Imputs
x = 0;
y = 0;
x = 0;
                     $50;
                     x = 0;
y = 0;
x = 1;
                     $50;
                     x - 0;
y - 1;
x - 0;
                     $50;
                     x = 0;
y = 1;
x = 1;
                     $50;
                     x = 1;
y = 0;
x = 0;
                     $50;
                     $50;
```

乖乖打的測試資料




證實 O1=O2 O3≠O4


## 第三個實驗利用 schematic 方式

## 證明 XOR 的結合率

# 利用多種 XOR 模擬組合



測試資料



證實 F1=F2=F3